• 名称：ESP32 六路电池切换器
• 状态：Super Mini针脚已定版，4层PCB已完成设置与placement；尚未走线
• 六组外部共负极12V锂电池，经六个常开继电器 one-hot 连接到唯一 BAT_BUS；目标15A连续/最大。

• 任一时刻最多闭合一个继电器；break-before-make。
• 上电、复位、ESP32未安装/未跳线、KILL回路开路时，六个继电器必须全部断开。
• 测量6路0–20V电池电压及HOB 50-P电流输出/参考；计算功率、Ah、Wh。
• WiFi控制不得绕过 one-hot、死区、KILL 和故障锁定。
• 控制电源来自独立外部5V，因此继电器切换死区不会使ESP32掉电。

Diagram

• 方向基准：用户图正面视图，USB-C在左，板载天线在右；外部资料冲突时以此图为准。
• 模块外形23.50×18.00mm；J9/J10各1x9、2.54mm，每排首末针中心跨度20.32mm。公开社区封装与同类Super Mini资料支持15.24mm（0.6in）排中心距；因克隆版本存在差异，首板装配前必须用实物卡尺复核。
• 上排左到右：5V、GND、3V3、GPIO13、GPIO12、GPIO11、GPIO10、GPIO9、GPIO8；下排：TX、RX、GPIO1、GPIO2、GPIO3、GPIO4、GPIO5、GPIO6、GPIO7。
• 固定映射：GPIO1/2=I2C SDA/SCL；GPIO4/5/6/7=SR SER/CLK/LATCH/OE_N；GPIO8/9/10/11=MUX S0/S1/S2/EN_N。GPIO3、GPIO12、GPIO13、TX、RX保持NC。J11/J14已删除。
• 模块5V/GND直连板上受保护5V/GND。模块3V3仅可低电流测试/输出，载板网表保持NC，绝不与TLV75533的3V3硬短接。

• Board: 180×140mm rectangle, 3mm corners, 4 copper layers: Top signal/high-current, Inner1 GND plane, Inner2 power plane, Bottom signal.
• All components are Top-side. Six battery terminals form an accessible bottom-edge row with K1-K6 arranged by channel; J7/HOB are at the BAT_BUS end. J8/J12/J13 are on the opposite edge.
• J9/J10 are horizontal rows at y=52.62mm and 37.38mm, nominal row-center distance 15.24mm. The placement engine clamps their x center to 67.70mm to keep the complete socket footprints inside the board, leaving about 10.55mm to the right edge for the outward antenna-clearance extension.
• A 23.5×18mm module envelope and right-side antenna keepout marker are present. The antenna is right-facing; no components may enter the module/antenna zone. The right board-edge margin provides the requested conservative ~10mm forward clearance.
• BAT1_POS…BAT6_POS, SELECTED_BAT and BAT_BUS are tagged 15A power nets. Final implementation must use wide pours/busbar or soldered copper reinforcement; do not rely on ordinary inner-layer traces.

• J8 是外部稳定5V 输入：pin 1为+5V，pin 2为公共GND，建议电源额定至少1A。
• 入口依次经过F1（0805L110WR，1.1A保持PPTC）和D7（SS54串联肖特基反接保护），形成 5V。
• 5V 直接供ESP32 B+/5V、HOB 50-P和TLV75533 VIN/EN；C13、C16及C18作为输入/轨道去耦。
• TLV75533产生 3V3，供ADS1115、CD74HC4051、CD74HC595及逻辑去耦。
• 已彻底取消电池到控制电源的D1–D6 OR-ing、CTRL_RAW和板载LMR50410 buck支路。
• J12 必须输入外部稳定12V DC（建议至少1A）；J13 接额定足够的常闭保持式KILL开关。5V、12V和电池负极必须连接公共GND。

• 74HC595 QA–QF → ULN2803通道1–6 → K1–K6线圈；ULN COM接KILL后的12V钳位回路。
• OE 10k上拉（默认禁止输出），SRCLR 10k下拉（默认清零）；六路ULN输入各100k下拉。
• 六路电池100k/19.1k分压：20V约3.207V，经4051送ADS1115 AIN0。
• HOB UOUT与UREF各用12k/22k缩放：5V最大约3.235V，进入ADS1115 AIN1/AIN2。
• ADS1115 I2C有单组4.7k上拉；ADDR接GND；ALERT未用NC。

• 继电器触点、HOB一次侧和Phoenix 1868076端子满足15A路径方向；最终线宽、热设计和连接器装配仍需PCB阶段验证。
• 本轮明确不做PCB布局。

• ERC无未解释错误。
• 上电默认全断；外部12V/KILL为线圈通电必要条件。
• 独立5V控制电源在break-before-make期间持续为ESP32和逻辑供电。
• 固件GPIO宏默认未映射且不使能输出，用户按实物跳线后再配置。