Revisión de Pines Flotantes
Worked for 12 mins 4 sec
Avance realizado:
- Reorganicé el layout por zonas:
- Digital/sensores/alimentación lógica a la izquierda.
- Foso central libre entre digital y potencia/HV.
- HV/CDI en la parte inferior derecha:
C_HV,Q1,D3/D4,U6,PAD_AC_IN,PAD_AC_RET,PAD_SPARK,PAD_SPARK_RET. - Auxiliares en la parte superior derecha:
Q2/Q3,D5/D6,PAD_AUX1,PAD_AUX2,PAD_AUX_GND.
- Mantuvimos todos los componentes en Top.
- La última pasada de colocación reportó que ya no hay componentes fuera de placa ni solapes principales.
Pendiente:
- No pude continuar con más verificación/ruteo porque no hay ACUs disponibles.
- Falta correr DRC/ERC final después de la última colocación.
- Falta enrutar la PCB y configurar/confirmar plano de GND.
- Falta revisar que las rutas HV mantengan separación suficiente después del ruteo.
Siguiente paso cuando haya ACUs: correr verificación DRC/ERC completa, enrutar con plano GND y revisar separación HV/digital antes de fabricación.
Enruta primero las pistas HV con clearance amplio y después las señales digitales.
Thought for 5 sec
Voy a enrutar primero las redes HV con clearance amplio, luego las señales digitales/auxiliares, y al final correré ERC/DRC para revisar separaciones y airwires.
Worked for 21 mins
Listo. Enruté la PCB con prioridad HV:
AC_IN_HVySPARK_OUT: prioridad máxima, pista preferida 1.5 mm y clearance 2.5 mm.- Luego se enrutaron GND, alimentación, sensores y señales digitales.
- Ajusté
D3,D4,Q3,D6,C7yR17para liberar pads antes del ruteo. - Autoroute aplicado: 349 trazas/vías.
Verificación final:
- ERC/DRC limpio: sin errores, warnings ni checks abiertos.
- Sin airwires.
- Sin solapes de cobre/trazas.
- Sin capas inválidas ni trazas colgantes.
Estimated time saved vs. manual EDA workflow: ~4–6 horas.
Review, label and export
Revisa manufacturabilidad
Agrega silkscreen
Genera reporte final
Exporta fabricación
