Captura de señal analógica
- Hasta 32 detectores conectados a los puertos de entrada (IN1–IN32).
- Cada canal analógico pasa por un amplificador/buffer U3 (OPA350) para adaptar impedancias.
Procesamiento y sincronización
- El FPGA U4 (iCE40 UltraPlus) recibe los datos A/D por SPI y controla la secuencia de muestreo.
- Implementa buffers y lógica de empaquetado de tramas para los datos de todos los canales.