Preflight ist jetzt sauber: Der fehlerhafte TPS63001-Footprint wurde projektlokal korrigiert, Neckdowns sind definiert und der Router meldet 0 Anomalien. Jetzt route ich ausschließlich USB mit 90‑Ω-Ziel, Top-Layer-Referenz auf L2-GND und ohne unnötige Vias.
Thought for 11 mins 49 sec
17 days ago
2/4 USB-Differenzialpfad kontrolliert routen und prüfen
Routing-Preflight und Regelprüfung durchführen
USB-Differenzialpfad kontrolliert routen und prüfen
Power-Pfade und Buck-Boost-Schleifen routen
DRC, Impedanz und Rückstrompfade abschließend prüfen
Thought for 13 sec
Thought for 7 sec
Awaiting 1 background task
Received notification from "USB Routing Check" that it finished — picking the work back up.
Routing-Preflight bereinigt: fehlerhafte U4-Pads 11–15 deaktiviert und Neckdowns für REG_L1/L2 sowie U5-VDD definiert.
Router-Preflight anschließend sauber: 0 Anomalien.
USB-Routing-Executor ist abgeschlossen, konnte aber wegen fehlender ACUs nicht mehr unabhängig gegen Layout, DRC, Impedanz und Rückstrompfade verifiziert werden.
Für den fehlerhaften TPS63001DRCR-Bibliotheks-Footprint wurde ein internes Qualitäts-Ticket eingereicht.
Noch offen
USB-Routingbericht und tatsächliche Kupfergeometrie rücklesen
USB-Längenabgleich, Viazahl, 90‑Ω-Geometrie und Rückstrompfad verifizieren
Power-Pfade VBUS, BAT, SYS, 3V3 und REG_L1/L2 routen
Abschließende DRC-, Plane-Coverage- und Rückstromprüfung
Die weitere Ausführung ist aktuell blockiert, weil keine ACUs verfügbar sind.
Platzierung geprüft; Routing ist noch nicht abgeschlossen
Gesamturteil
Die funktionale Gliederung ist grundsätzlich brauchbar und die Boardfläche reicht aus. Vor dem Routing sind jedoch mehrere Platzierungsänderungen notwendig. Besonders kritisch sind der sehr lange USB-Signalweg, die Lage der ESP32-Stützkondensatoren am Antennenende sowie die noch nicht eindeutig mechanisch ausgerichteten Randsteckverbinder.
Damit läuft USB D+/D− nahezu über die gesamte Boardlänge. Das erhöht abgestrahlte und eingekoppelte Störungen, erschwert 90-Ω-Differenzialführung und macht eine durchgehende, symmetrische Referenz unnötig schwierig.
Verbesserung:
USB-C J1 am unteren Rand belassen.
U6 unmittelbar hinter J1 platzieren; Zielabstand Steckerpads zu ESD-Pads höchstens 3–5 mm.
D3 ebenfalls direkt am VBUS-Eintritt und mit sehr kurzer GND-Anbindung platzieren.
R3/R4 als symmetrisches Paar unmittelbar vor den ESP32-Pins IO19/IO20 platzieren; maximal etwa 5–8 mm von den MCU-Pins.
Entweder U1 deutlich näher zur USB-Seite verschieben oder einen geraden, freien USB-Korridor zwischen U6 und U1 reservieren. Bei unverändertem Formfaktor sollte U1 eher im oberen Mittelfeld statt ganz am gegenüberliegenden Ende sitzen, sofern die Antenne weiterhin am Rand bleibt.
D+/D− ohne Abzweige, ohne unnötige Vias und vollständig über der geschlossenen L2-GND-Fläche führen.
45 Ω je Leiter / 90 Ω differentiell anhand des finalen Hersteller-Stackups berechnen; nicht allein mit generischen Breiten routen.
2. USB-Testpunkte entfernen oder stubfrei ausführen
TP6 und TP7 sind große Testpunkt-Footprints und liegen weit außerhalb des direkten USB-Pfads. Werden sie über Abzweige angebunden, entstehen Stubs und deutliche Impedanzsprünge.
Verbesserung:
Für die Serienversion TP6/TP7 entfernen.
Falls für Bring-up zwingend erforderlich: sehr kleine Pads, paarweise symmetrisch und direkt inline beziehungsweise mit praktisch null Stub-Länge platzieren.
Keine großen bedrahteten/Clip-Testpunkte an USB D+/D−.
3. ESP32-Antennenbereich freihalten
U1 ist so platziert, dass sein oberes Ende etwa 5,25 mm über die Boardkante hinausragt. Das ist für das PCB-Antennenende grundsätzlich sinnvoll, muss aber als bewusste mechanische Vorgabe behandelt werden.
C8 und C9 liegen links neben dem oberen Modul-/Antennenbereich. Stützkondensatoren und ihre Kupferanbindungen gehören an den 3V3-Pin, nicht in oder nahe die Antennen-Keepout-Zone.
Verbesserung:
C8/C9 an die 3V3-/GND-Pins am unteren Ende des ESP32-Moduls verschieben; kleinster Stromschleifenbereich, eigener GND-Via je Kondensator.
Unter und vor der Modulantenne auf allen Kupferlagen kein Kupfer, keine Leiterbahnen, keine Vias und keine Bauteile vorsehen.
Mindestens den vom Espressif-Datenblatt geforderten seitlichen Freiraum einhalten; zusätzlich Abstand zu J3, J4, D2, Gehäusemetall, Akku und Kabeln prüfen.
Keine Power-Plane auf L3 unter der Antenne stehen lassen; der Antennen-Keepout muss alle Kupferlagen betreffen.
Das Gehäuse darf die Antenne nicht mit Akku, Abschirmfolie oder metallisiertem Kunststoff überdecken.
4. Randsteckverbinder mechanisch verifizieren
Die automatische Prüfung kann die Ausrichtung von J2, J3 und J4 nicht bestätigen.
Verbesserung:
J2 so drehen und an den rechten Rand setzen, dass Kabel und Verriegelung tatsächlich nach außen zugänglich sind.
J3/J4 an der oberen Kante mit identischer Orientierung, ausreichendem Steck-/Ziehraum und Abstand zur ESP32-Antenne ausrichten.
Steckergehäuse, Kabelbiegeradius und Gegenstecker im Gehäusemodell prüfen, nicht nur die Padlage.
Kupfer-zu-Kante mindestens nach Fertigerfähigkeit, bevorzugt ≥0,30–0,50 mm; mechanische Haltepads nach Datenblatt behandeln.
Priorität 2 – EMV und Stromversorgung
5. Schaltregler-Schleifen weiter verdichten
U4, L1, C4, C5, C6 und C7 sind bereits funktional gruppiert. Der Block muss beim Feintuning so angeordnet werden, dass die beiden Schaltknoten REG_L1/REG_L2 und die VIN-/VOUT-Stromschleifen minimal bleiben.
Verbesserung:
L1 unmittelbar zwischen den L1/L2-Pins von U4 platzieren.
C4 direkt zwischen VIN/PGND; C5/C6 direkt zwischen VOUT/PGND.
C7 direkt an VINA/GND; keine gemeinsame lange Rückleitung mit Leistungspfaden.
REG_L1/REG_L2-Kupfer klein halten und nicht unter IMU, ESP32-Antenne, USB oder Tasterleitungen führen.
U4-Exposed-Pad mit mehreren kurzen Thermal-/GND-Vias an L2 anbinden.
Schaltreglerblock gegenüber U2 räumlich weiter abschirmen; die aktuelle Trennung ist brauchbar, sollte aber durch eine geschlossene GND-Fläche und GND-Via-Fence ergänzt werden.
6. Ladegerät- und VBUS-Hochstrompfad verkürzen
U3 und seine Kondensatoren liegen links unten, J1/F1/U6 mittig unten. Der VBUS-/SYS-Pfad sollte breit, kurz und ohne Engstellen sein.
Verbesserung:
Reihenfolge physisch abbilden: J1 → F1 → VBUS-TVS/ESD → C1/U3.
C1 direkt an U3 IN/VSS, C2 direkt an OUT/VSS, C3 direkt an BAT/VSS.
U3-Exposed-Pad mit mehreren GND-/Thermalvias anbinden.
BAT- und SYS-Kupfer für mindestens 1 A mit Reserve auslegen; keine schmalen Halsstellen an QFN-Pads.
Ladegerät thermisch nicht direkt unter Akku oder temperaturempfindliche IMU legen.
7. GND- und Rückstromkonzept
L2 als vollständig zusammenhängende GND-Ebene belassen.
Keine Plane-Splits unter USB, SPI oder ESP32-Signalen.
L3 darf Power-Inseln tragen, aber Signalrückwege dürfen dadurch nicht aufgetrennt werden.
GND-Stitching entlang der Boardkante, um USB-Bereich, Reglerblock und nahe Steckverbinder vorsehen; im Antennen-Keepout ausdrücklich keine Vias.
Bei jedem Signal-Via einen nahegelegenen GND-Rückstromvia vorsehen, besonders falls USB wider Erwarten die Lage wechseln muss.
USB-Schirmstrom direkt nahe J1 in die Chassis-/GND-Struktur leiten; keine lange Schirmstromschleife durch die Logikmasse.
Priorität 2 – IMU-Signalqualität
8. IMU mechanisch und elektrisch ruhig platzieren
U2 ist zentral angeordnet; C12/C13/C14 liegen in brauchbarer Nähe. Für präzise Bewegungserfassung sind zusätzlich mechanische und EMV-Aspekte entscheidend.
Verbesserung:
C12/C13/C14 jeweils direkt an die zugehörigen VDD/VDDIO-Pins und mit kurzen separaten GND-Vias anbinden.
U2 nicht nahe Boardkante, Befestigungsschrauben, Tasterkraftlinien, Induktor L1 oder großen Steckern platzieren.
Keine Schaltknoten, USB-Leitungen oder LED-PWM-Leitungen unter U2 führen.
U2-Achsen eindeutig auf Silkscreen markieren und im Firmware-Dokument abgleichen.
Eine geschlossene GND-Referenz unter U2 ist sinnvoll; mechanisch bedingte Kupferaussparungen direkt unter dem Sensor vermeiden, sofern das Sensordatenblatt nichts anderes fordert.
Priorität 3 – Fertigbarkeit und Service
9. Testpunkte neu ordnen
Die elf großen Testpunkte beanspruchen viel Routingraum und liegen in einer breiten Reihe im unteren Mittelfeld.
Verbesserung:
Nur notwendige Produktions-/Bring-up-Netze behalten: GND, VBUS, BAT, SYS, 3V3, EN, BOOT, UART TX/RX.
Testpunkte in ein gleichmäßiges Raster für Pogo-Pins bringen, vorzugsweise auf die Unterseite.
Mindestpadgröße und Pitch an den geplanten Testadapter anpassen.
Keine Testpunkte in Hochstromschleifen, Antennen-Keepout oder USB-Differenzialpaar einfügen.
10. Einseitige Bestückung beibehalten, aber Silkscreen bereinigen
Top-only ist bei 31,9 % Flächenbelegung gut fertigbar und reduziert Montagekosten. Die aktuelle Darstellung zeigt jedoch sehr dichte beziehungsweise überlagerte Beschriftungen.
Verbesserung:
Referenzbezeichnungen außerhalb der Courtyards und fern von Pads/Vias platzieren.
Text mindestens etwa 0,8 mm hoch und 0,15 mm Strichbreite.
Abgeschlossen — USB-Kette: J1 blieb am unteren Rand; U6, D3 und R3/R4 wurden neu platziert und orientiert. TP6/TP7 wurden aus dem Schaltplan entfernt; USB_D+ und USB_D− behalten jeweils die funktionalen Endpunkte R4/U1 beziehungsweise R3/U1.
Abgeschlossen — ESP32-Antennenbereich: U1 blieb mittig mit 5,25 mm Antennenüberhang. C8/C9 wurden an die 3V3-Seite verschoben. Ein expliziter Keepout wurde auf allen vier Kupferlagen angelegt.
Abgeschlossen — Randsteckverbinder: J2 wurde nach rechts, J3/J4 nach oben ausgerichtet und an die jeweiligen Kanten geschoben; ihre Gehäuse bleiben innerhalb des Boards.
Nicht ausgeführt — vollständiges Routing: absichtlich nicht Bestandteil dieses Schritts.
Exakte Endpositionen
Table
Bauteil
X (mm)
Y (mm)
Rotation
Ergebnis
J1
0,0000
-47,8500
0°
USB-C mittig unten, Steckrichtung nach außen
U6
0,0000
-39,0000
180°
Pins 1/3 zu J1, Pins 6/4 zu U1
D3
4,7000
-37,8000
0°
direkt rechts neben U6 am geschützten VBUS-Eintritt
R3
-13,0000
31,7000
90°
USB D− nahe IO19
R4
-13,0000
29,3000
90°
USB D+ nahe IO20
U1
0,0000
41,2500
0°
unverändert; Antennenende 5,25 mm über oberer Kante
C9
-11,8000
45,2500
90°
100 nF direkt an der 3V3-Seite
C8
-13,9000
43,5000
90°
22 µF unterhalb/seitlich von C9, außerhalb Antennenbereich
J2
24,7000
-18,0000
90°
rechte Kante, Steckrichtung nach rechts
J3
-22,0000
46,3129
180°
obere linke Kante, Steckrichtung nach oben
J4
22,0000
46,3129
180°
obere rechte Kante, Steckrichtung nach oben
D2
15,0000
36,0000
0°
unverändert, deutlich außerhalb des Antennenbereichs
Zur Kollisionsauflösung wurden außerdem R1 nach (-7,5 / -41,7), R2 nach (4,8 / -40,5) und SW1 nach (20,8 / -40,0), Rotation 90°, verschoben.
Geometrische Verifikation
J1-Datenpads liegen bei ungefähr Y = -43,27 mm; U6-Eingangspads liegen nach der 180°-Drehung bei Y = -40,15 mm. Der vertikale Abstand beträgt damit etwa 3,12 mm und erfüllt das Ziel von 3–5 mm.
R3 liegt etwa 4,27 mm vom IO19-Pad entfernt; R4 etwa 4,31 mm vom IO20-Pad. Beide liegen innerhalb der freigegebenen 5–8-mm-Obergrenze und bilden ein symmetrisches Paar.
U1 reicht bis Y = 55,25 mm; bei oberer Boardkante Y = 50 mm ergibt sich der beibehaltene 5,25-mm-Überhang.
J3/J4 sind symmetrisch. Zwischen dem zentralen Antennen-/Keepout-Bereich und den inneren Steckerkanten verbleiben ungefähr 7,6–8,1 mm auf der Platine.
Alle 74 verbleibenden Komponenten sind weiterhin Top-Side.
Antennen-Keepout
Es wurden vier deckungsgleiche rechteckige Keepout-Zonen angelegt:
ESP32 Antenna Keepout Top
ESP32 Antenna Keepout Inner1
ESP32 Antenna Keepout Inner2
ESP32 Antenna Keepout Bottom
Geometrie je Lage: X = -10,5…+10,5 mm, Y = 49,0…50,0 mm. Jede Zone sperrt Leiterbahnen, Vias, Pads, Fills und Kupferpolygone mit 0,5 mm zusätzlichem Abstand. Die Datenblatt-Antennenlänge beträgt 6 mm; bei der aktuellen U1-Lage liegt der Antennenabschnitt ungefähr ab Y = 49,25 mm. Der Teil ab Y = 50 mm hängt außerhalb des Boards, daher decken die Zonen den gesamten auf dem Basisträger verbleibenden Antennenbereich plus Sicherheitsrand ab. Im Bereich sind aktuell keine Leiterbahnen oder Vias vorhanden; die vorhandene GND-Fill muss beim Neuberechnen die Keepouts beachten.
Prüfergebnisse
Placement-Prüfung: keine gemeldeten Bauteilkörper-Überlappungen, keine unplatzierten Komponenten und keine unbeabsichtigt außerhalb liegenden Komponenten; U1-Antennenüberhang ist die einzige gewollte Ausnahme.
Die separaten Outside-board-, Body-overlap-, Pad-access- und GND-loop-Abfragen lieferten keine offenen Treffer.
Top-only-Prüfung: keine Bottom-Side-Komponenten gefunden.
Edge-Prüfung: J1 ohne offenen Befund. J2/J3/J4 bleiben als Warnung markiert, weil ihre datenblatt-/footprintseitigen edgePlacementOffset-Werte nur mit geringem Gehäuseüberhang exakt auf die Kante gesetzt werden könnten. Die Positionen wurden stattdessen auf die maximal zulässige, vollständig innerhalb des Boards liegende Lage geklemmt; die Steckrichtungen zeigen korrekt nach außen.
Bereits bestehender, nicht platzierungsbedingter Kupferfehler: U4-EP/Pad-Geometrie wird als überlappendes Kupfer unterschiedlicher Netze gemeldet.
Routing-Vorprüfung: USB_DP_ESD/USB_DN_ESD und USB_D−/USB_D+ werden als nicht automatisch paarweise zuordenbar gemeldet; außerdem sind die vorhandenen Mindestbreiten an U4 L1/L2 und U5 VDD größer als die jeweiligen Pins. Diese Punkte müssen vor automatischem Routing korrigiert werden.
Airwires sind erwartungsgemäß weiterhin vorhanden, da in diesem Arbeitsschritt nicht vollständig geroutet wurde.
Offene Punkte vor kritischem Routing
USB-Differenzialpaar-Pinzuordnung beziehungsweise Pair-Rollen für beide USB-Abschnitte prüfen, damit der Router die Leiter korrekt paart.
U4-Footprint/EP-Netzüberlappung klären; dies ist ein bestehendes Footprint-/Netzproblem, keine neue Platzierungskollision.
Neckdown-Regeln für U4 L1/L2 und U5 VDD definieren, statt die breite Netzregel direkt bis in zu kleine Pads zu erzwingen.
Beim manuellen USB-Routing J1 → U6 → R3/R4 → U1 den reservierten Korridor nutzen, ohne Vias und ohne Stubs.
Nachkorrektur und erneute Rücklesung — 15.08.2026
Tatsächlich zurückgelesene Endpositionen
Table
Bauteil
X (mm)
Y (mm)
Rotation
U1
0,00
41,25
0°
C9
-11,00
44,00
90°
C8
-13,50
42,00
90°
R3
-12,00
31,27
0°
R4
-12,00
30,00
0°
U6
0,00
-39,12
180°
J1
0,00
-47,85
0°
D3
3,60
-39,90
90°
R2
5,80
-40,80
0°
J2
24,70
-18,00
90°
J3
-22,00
46,20
180°
J4
22,00
46,20
180°
USB-Kette
R3/R4 sind nun horizontal und exakt auf die U1-Pad-Y-Koordinaten ausgerichtet: IO19 bei (-8,75 / 31,27), IO20 bei (-8,75 / 30,00). Die jeweiligen Widerstands-P2-Pads liegen bei X ≈ -11,49 mm; die geraden Anschlussstücke zum MCU sind damit etwa 2,74 mm lang.
Die nach unten führende Seite beider Widerstände liegt symmetrisch bei X ≈ -12,51 mm und reserviert einen geraden vertikalen Korridor.
U6 liegt bei Y = -39,12 mm, Rotation 180°. Seine J1-seitigen Pins 1/3 liegen bei Y ≈ -40,27 mm. Die jeweils nächstgelegenen J1-D+/D−-Pads liegen bei Y ≈ -43,275 mm; der reale Padabstand beträgt ungefähr 3,01 mm. Der größere Mittelpunktabstand von 8,73 mm entsteht durch die Gehäuse- und Pad-Offets der beiden Footprints und ist nicht der elektrische Schutzstreckenabstand.
D3 wurde auf (3,60 / -39,90), 90° verschoben. Das VBUS-Pad liegt ungefähr bei (3,60 / -41,10), das GND-Pad bei (3,60 / -38,70); oberhalb des GND-Pads ist der kurze Via-/Plane-Zugang frei.
C8/C9 und reale Pin-2-Geometrie
C8/C9 wurden sichtbar nach unten verschoben und liegen vollständig unterhalb des Antennen-Keepouts. C9 wurde nach einer GND-Loop-Warnung zusätzlich auf X = -11,00 mm an U1 herangerückt; die Warnung wurde dadurch behoben.
Wichtiger physischer Befund: Beim eingebauten ESP32-S3-WROOM-1 befindet sich Pin 2 (3V3) real bei ungefähr (-8,75 / 45,24) mm, also auf der oberen linken Modulseite nahe, aber unterhalb des 6-mm-Antennenabschnitts. Das geometrische untere Modulende liegt bei ungefähr Y = 27 mm und besitzt keinen 3V3-Pin. Eine gleichzeitige Platzierung „am unteren Modulende“ und „nahe Pin 2“ ist daher physisch nicht möglich, solange die Antenne oben überhängt. Die gewählte Position ist die elektrisch korrekte Interpretation: C9 direkt unterhalb/links von Pin 2, C8 darunter, beide außerhalb des Keepouts. Eine Verschiebung bis Y ≈ 27 mm würde eine etwa 18-mm lange Entkopplungsanbindung erzeugen und wäre elektrisch schlechter.
Zurückgelesener Antennen-Keepout
Vier reale, deckungsgleiche Zonen sind vorhanden:
Table
Zone
Kupferlage
Geometrie
ESP32 Antenna Keepout Top
Top
X -10,5…+10,5 mm; Y 49,0…50,0 mm
ESP32 Antenna Keepout Inner1
Mid-Layer 1 / GND
X -10,5…+10,5 mm; Y 49,0…50,0 mm
ESP32 Antenna Keepout Inner2
Mid-Layer 2 / Power
X -10,5…+10,5 mm; Y 49,0…50,0 mm
ESP32 Antenna Keepout Bottom
Bottom
X -10,5…+10,5 mm; Y 49,0…50,0 mm
Jede Zone besitzt keepOut = 0mm trace(0.5mm) via(0.5mm) pad(0.5mm) fill(0.5mm) polygon(0.5mm). Der effektive gesperrte Kupferbereich reicht daher bis X = ±11,0 mm und Y = 48,5 mm auf der Platine. C9 endet körperlich ungefähr bei Y = 44,76 mm, C8 bei Y = 44,05 mm; beide liegen klar außerhalb. Es existieren weiterhin keine gerouteten Leiterbahnen im Board, keine Vias in diesem Bereich und keine anderen Komponenten im Keepout; nur das zugehörige U1-Antennengehäuse überlappt erwartungsgemäß die vier Zonen.
Edge-Placement-Warnungen — technische Ursache
Die Rotationen zeigen korrekt nach außen: J2 = 90° nach rechts, J3/J4 = 180° nach oben. Die Warnungen verbleiben aufgrund eines unauflösbaren Konflikts zwischen den Footprint-edgePlacementOffset-Werten und der Vorgabe, die vollständigen Footprint-/Body-Grenzen innerhalb des Boards zu halten:
J2: Footprint-Regel edgePlacementOffset = 4,8 mm. Bei X = 24,70 mm liegt der Regel-Datumspunkt bei X = 29,50 mm, also 0,50 mm innerhalb der rechten Kante. Exakte Regel-Erfüllung würde X = 25,20 mm erfordern; die etwa 10,2 mm breite Footprint-Grenze würde dann bis ungefähr X = 30,30 mm außerhalb des Boards reichen.
J3/J4: Footprint-Regel edgePlacementOffset = 2,8 mm. Bei Y = 46,20 mm liegt der Datumspunkt bei Y = 49,00 mm, also 1,00 mm innerhalb der Oberkante. Exakte Erfüllung würde Y = 47,20 mm erfordern; das reale SH-Steckergehäuse beziehungsweise die Footprint-Grenze würde dabei etwa 0,7 mm über die Boardkante ragen.
Die Regeln wurden nicht künstlich auf die aktuellen Abstände umgeschrieben, weil dies den mechanischen Steck-/Mating-Datumwert des Bibliotheks-Footprints verfälschen würde. Die Warnungen sind daher präzise begründet: korrekt nach außen orientierte, vollständig auf dem Board gehaltene Side-Entry-Stecker können die hinterlegte Kanten-Datumregel nicht gleichzeitig exakt erfüllen. J1 meldet keine Edge-Warnung.
Erneute Prüfungen
Component Outside Board: keine offenen Treffer.
Component Body Overlap: keine offenen Treffer.
Pad Access: keine offenen Treffer.
GND Return Loop: keine offenen Treffer; die kurzzeitig erzeugte C9-Warnung wurde durch Verschieben auf X = -11,00 mm behoben.
Protected/Keepout Intrusions: keine offenen DRC-Treffer; Placement-Prüfung meldet ausschließlich die erwartete Überlappung des U1-Antennengehäuses mit seinen vier eigenen Zonen.
Edge Placement: drei Warnungen J2/J3/J4 aus dem oben beschriebenen Offset-/Body-Konflikt.