Routing Status and Manufacturing Readiness
Estado actualizado
Se realizó una corrección importante de layout para mejorar fabricabilidad y reducir tamaño:
- PCB reducida de 130 mm x 150 mm a 120 mm x 135 mm.
- Stackup conservado: Standard 2 Layer.
- Colocación compactada con área ocupada aproximada: 106 mm x 125 mm.
- Todos los componentes permanecen en Top Layer.
- Se mantuvo separación funcional entre:
- Entrada 12 V / LM2596.
- Etapa MOSFET / bornera calefactor.
- Zona analógica LM35 / filtro RC.
- ESP32 y display.
- Se eliminaron múltiples restos de cobre, trazas colgantes y cobre flotante generados por movimientos previos.
- Antes de intentar rutear, la revisión crítica ya no mostraba footprints faltantes ni capas inválidas.
Estado de ruteo
Se intentó ejecutar el ruteo automático limpio dos veces después de compactar y limpiar el layout. Ambos intentos se detuvieron por inactividad de la herramienta de ruteo, no por una incompatibilidad eléctrica detectada.
Por esta razón, la PCB aún no debe considerarse lista para fabricación, porque todavía hay airwires sin cerrar físicamente.
Airwires pendientes antes del ruteo
La revisión mostraba conexiones pendientes en las siguientes familias de señales/redes:
ESP32_PWM_HEATER hacia GPIO25 y etapa de gate.LM35_ADC hacia GPIO34 y filtro RC.TM1637_DIO.TM1637_CLK.+3V3_ESP32 hacia display.+5V_SYS hacia ESP32 VIN, LM35 y capacitores.+12V_IN hacia entrada LM2596 y bornera calefactor.HEATER_DRAIN / etapa calefactor.MOSFET_GATE.
Recomendación de ruteo manual
Si el autorouter no responde, rutear manualmente en este orden:
-
Potencia 12 V
- J1 positivo a U2 IN+.
- J1 positivo a J2 positivo.
- Usar pista de 2.0 mm mínimo o más si cabe.
- Mantener ruta corta y directa.
-
Retorno de potencia / GND
- Mantener plano GND en Bottom.
- Unir Source de Q1 con GND usando cobre ancho y/o múltiples vías.
- Evitar partir el plano bajo señales analógicas.
-
Calefactor
- J2 negativo a Drain de Q1.
- Usar pista de 2.0 mm mínimo.
- Mantener lejos de LM35 y de GPIO34.
-
Gate MOSFET
- GPIO25 → R2 220 Ω → Gate Q1.
- R3 10 kΩ Gate-GND junto al MOSFET.
- Mantener corto y separado de
LM35_ADC.
-
Alimentación 5 V
- U2 OUT+ → ESP32 VIN / EXT_5V.
- U2 OUT+ → LM35 +VS.
- U2 OUT+ → capacitores de bulk/desacoplo.
-
Señal analógica LM35
- LM35 Vout → R1 1 kΩ → nodo
LM35_ADC → GPIO34.
- C2 10 µF del nodo
LM35_ADC a GND.
- Rutear por Top, corto, sin paralelismo con PWM ni 12 V.
-
Display TM1637
- GPIO21 → DIO.
- GPIO22 → CLK.
- 3V3 ESP32 → VCC display.
- GND display → GND.
Recomendaciones de fabricación
No exportar Gerbers hasta que:
- Airwires = 0.
- Dangling traces = 0.
- Floating copper = 0.
- Overlapping copper = 0.
- Missing footprints = 0.
- Invalid layer = 0.
Cuando esos checks estén limpios, exportar:
- Gerber ZIP.
- BOM.
- Pick-and-place si se ensamblará con SMT.
- Netlist IPC-D-356 opcional para prueba eléctrica.
Recomendación técnica adicional
La placa compactada a 120 mm x 135 mm es una reducción razonable. No recomiendo reducir mucho más porque el diseño maneja un calefactor de aproximadamente 3.33 A y necesita margen térmico y pistas anchas para la etapa de potencia.