CT Sinyal Şartlandırıcı Tasarımı

flux

0:45

Consult.

Ekran goruntusune gore genel yerlesim dogru yonde (sol: J1/R_BURDEN, sag: J2), ama kablolama (airwire) uzunluklari ve izolasyon bariyeri etrafinda “blok” sirasi karismis. Asagidaki tasimalar, hem daha temiz routing hem de izolasyon kurallarina uyum icin en hizli iyilestirme olur:
1) Izolasyon bariyerini ortala ve yan yana yap
  • U3 ile U_DCDC’yi kartin tam ortasinda, birbirine cok yakin ve dikey slotu kopruleyecek sekilde yan yana konumlandirin.
  • Hedef: U3’nin sol pinleri “primary”, sag pinleri “secondary” tarafinda kalsin; U_DCDC icin de aynisi.
  • Su an ikisi ortada ama aralari ve baglantilari daginik; ortadaki airwire “yelpazesi” bu yuzden buyuyor.
2) Primary zinciri solda tek blok haline getir
Sol tarafta sira su olmali (soldan saga):
  • Giris: J1 -> yuk: R_BURDEN (zaten yakin, guzel)
  • Dogrultucu blogu: U1 + etrafinda D1, D2, R1, R2, R3, R4
    • Su an D1/R1/R3/R4 biraz “ortaya” kacmis gorunuyor; hepsini U1’in hemen yanina toplayin.
  • Filtre blogu: R5 + C1 + R6 + C2
    • Su an C1 ortanin ustunde “yalniz” kalmis; R5 ve R6 ile ayni bloga alin (primary tarafta, U2’ye dogru akan bir hat).
  • LED surucu: U2 + R7 + R8
    • Bu ucunu, U3’nin primary tarafina en yakin olacak sekilde yerlestirin (R7/R8 airwire kisalir).
3) Secondary zinciri sagda tek blok haline getir
  • U4’u U3’nin secondary pinlerine yakin koyun; R9 da U3 ile U4 arasina gelsin.
  • Kazanc/ayar blogu: Rg, Rf, RV1 U4’un yaninda, birbirine yakin olmali.
    • Su an RV1 fena degil ama Rf/Rg ile “ucgen” daha sikistirilabilir.
  • Cikis/koruma: Rs, D3, C7 tam J2’nin soluna alin (en sagda J2 olsun).
4) Dekuplajlari dogru IC’lere yapistir
Bu, routing’i dramatik kisaltir:
5) Test point’leri ilgili blogun yanina koy
  • TP1 R_BURDEN cikisinda (primary, yuksek akim bolgesi)
  • TP2 D1/D2 katot birlesiminde (dogrultucu cikisi)
  • TP3 C2 dugumunde (filtre cikisi)
  • TP4 U4 TIA cikisinda (secondary)
  • TP5 J2 oncesinde (ADC_OUT)
Isterseniz bir sonraki ekran goruntusunde bana sadece su 2 seyi gosterin:
  • Izolasyon slotunu cizdiniz mi (X~60 mm’de)?
  • U3 ve U_DCDC slotu kopruleyecek sekilde ortalandi mi?
Ondan sonra yerlesimin “son dokunus”unu (hangi parca 2-5 mm kaydirilmali / hangi yone cevrilmeli) daha nokta atisi soylerim.
C9 yerleşimini sor
C9 değeri ve netleri
U4-C9 dekuplaj önerisi
Bariyer için clearance
DRC ile kontrol
45 days
Sign up to send

To get started, talk to Flux or create a New Document.

Documents

    Documents are markdown text files which describe project goals, capture details, or even simulation outputs.

    Assets

    Assets are files uploaded to this project which can be used in various ways.

    Remote Lime Heat-Ray thumbnail
    CT (0-5A AC) to 0-3.3V DC galvanically-isolated signal conditioner

    Properties

    Diagram
    


  
    
  
  
    
  



""Primary domain - CT side""


""Isolation barrier""


""Secondary domain - MCU side""




















LED drive

PD2 current

















"J3 node_5V input"
"+5V_PRI"
"+5V_ISO"
"GND1"
"GND2"
"J1 CT input"
"R_BURDEN shunt"
"U1 precision full-wave rectifier"
"RC filter stage 1"
"RC filter stage 2"
"U2 TL071 LED driver"
"U3 HCNR201 analog optocoupler"
"U_DCDC B0505S isolated DC-DC"
"U4 MCP6001 transimpedance"
"U5 MCP6001 gain 1.65"
"Zener clamp + RC"
"J2 ADC output"

    Pricing & Availability

    Distributor

    Qty 1

    Controls