Wi-Fi and Bluetooth Sensor Node Design
Thought for 2 mins 47 sec
Вы правы: сейчас в проекте 91 ошибка. Я только что проверил обзоры, вот точная разбивка по категориям и почему это еще не исправлено.
Что именно горит
- DRC: Overlapping Copper — 12 ошибок (+1 предупреждение)
- DRC: Airwires — 53 ошибки
- Это нерутированные соединения (по знаниям: airwires — задача именно PCB, решается ручной трассировкой или Auto‑Layout).
- Примеры:
- DRC: Layers with Multiple Fills — 1 ошибка
- На слоях есть несколько полигонов разных нетов; нужен единый GND‑пур на слой, согласованный приоритет/нет.
- Manufacturing: Manufacturer Part Number — 25 ошибок
Почему это не исправлено
- Большая часть ошибок — это именно PCB‑этап (нерутированные соединения и полигоны меди). Эти вещи не устраняются в схеме: их нужно трассировать/перестроить полигоны на плате. По правилам: airwires устраняются ручной трассировкой либо Auto‑Layout, а полигоны настраиваются на уровне слоев/нетов.
- Часть позиций еще без финальных MPN (это можно закрыть прямо сейчас подбором распространенных LCSC/JLC позиций под ваши корпуса/номиналы).
Как закрыть быстрее (предлагаю так)
- Я возьму на себя:
- С вашей стороны на этапе PCB (потому что это чисто лэйаут‑задачи):
- Устранить Overlapping Copper вокруг J2 и конденсаторов (C3, C5); проверить, чтобы полигоны не замыкали VBUS/GND/другие неты.
- Привести полигоны: по одному GND‑пуру на слой, корректный нет и приоритет.
- Протрассировать airwires: в приоритете 5V/VIN/VBAT/3V3, USB D+/D- (90 Ω дифф.), «горячие» петли buck (U6 с C5), затем I2S и выход на динамик. Если удобно — запустите Auto‑Layout, а затем вручную поправьте критичные цепи.
Готов сразу начать с BOM/MPN и электрических проверок на схеме. Подтвердите:
- Можно поставить стандартные массовые позиции JLC для пассивов? (100 nF 0402 16 V для развязки, 10 µF 6.3 V 0603/0805 для bulk, резисторы 0603 1% — включая 5.1 kΩ для R_CC1/R_CC2, 10 kΩ для R_EN/R_IO0/R_STATUS, и нужный номинал для R_PROG).
- Для USB‑C разъема J2 оставить SS‑пины (SSRX/SSRX) как «неиспользуемые» и обеспечить, чтобы полигон GND их не шортил?
Если подтверждаете — подготовлю и применю пакет правок по BOM/нетам и дам чек‑лист маршрутизации по приоритетам, чтобы после вашей трассировки мы получили 0 критических ошибок на повторном ERC/DRC.
@help где в Flux открыть полный список DRC ошибок и перейти к каждой по клику?
Thought for 1 min 25 sec
Это самый релевантный раздел документации, который нашёл по вашему вопросу:
"How do I run a design rule check (DRC) and fix errors?
Flux continuously performs real-time DRCs. Errors appear in the Inspector panel. Adjust placements, clearances, or rules to resolve issues."
Уточнить переход по клику
Где панель ошибок
Показать DRC оверлей
Фильтрация DRC
Навигация по ошибкам
