PCB Design Review Findings

flux

Revisé el proyecto. No lo modificaría todavía: hay problemas críticos antes de avanzar a fabricación o ruteo final.
Hallazgos principales:
  • Hay 1095 revisiones abiertas con error/advertencia.
  • El PCB tiene muchos airwires: faltan rutas físicas para DDR, USB, Ethernet, alimentación y varias señales.
  • Hay un error ERC serio: designador duplicado J5 usado por el conector RJ45 y el jack de audio.
  • Hay muchísimos pines flotantes, incluyendo pines importantes del STM32MP157, como alimentación/tierra y señales de boot/debug/DDR/DSI.
  • Detecté una conexión muy sospechosa: el net GND aparece conectado a U19:DDR_A9 y U20:VSS_1. Eso sugiere que una línea de dirección DDR podría estar cortocircuitada a tierra.
  • La BOM no está lista para fabricar: muchos pasivos genéricos no tienen MPN/fabricante asignado.
  • El layout está en placa de 160 × 100 mm, pero el objetivo del proyecto dice 100 × 72 mm. Además, el conjunto de componentes ocupa ~180 mm de ancho, así que actualmente no cabe en el tamaño objetivo.
  • La zona más congestionada está alrededor de STM32MP157 / DDR / RP2350 / audio / Ethernet, especialmente cerca de U19, U20, U6, U8 y U9.
Prioridad recomendada:
  1. Corregir el designador duplicado J5.
  2. Revisar y corregir la conexión sospechosa DDR_A9 ↔ GND.
  3. Conectar correctamente todos los pines de alimentación/tierra del STM32MP157 y DDR.
  4. Marcar como No Connect solo los pines realmente no usados.
  5. Validar alimentación, DDR, USB-C PD, Ethernet y clocks contra datasheet.
  6. Después recién ajustar el tamaño de placa a 100 × 72 mm y reubicar componentes.
El diseño todavía no está listo para ruteo final ni fabricación.
S

svzoqhox2q

Corregir el designador duplicado J5.

flux

Voy a corregir solo el duplicado J5, identificando cuál es el RJ45 y cuál es el jack de audio, renombrando uno de ellos y verificando que desaparezca el ERC de designador duplicado.

flux

El renombrado directo no tomó efecto para la instancia duplicada, así que aplicaré el flujo seguro: reemplazar solo el jack de audio como J6 y restaurar sus conexiones L/R/GND.

flux

Me quedé bloqueado porque no hay ACUs disponibles para seguir ejecutando cambios.
Lo que hice:
  • Identifiqué los dos J5: el RJ45 RJMG2310228A0ER y el jack de audio 3.5 mm.
  • Intenté renombrar el jack de audio a J6, pero la herramienta no aplicó el cambio a la instancia duplicada.
  • Verifiqué que el ERC de designador duplicado sigue presente.
Lo que falta:
  • Reemplazar solo el jack de audio J5::838714a6 por el mismo componente con designador J6.
  • Restaurar sus conexiones: J6:L a JACK_L, J6:R a JACK_R, y J6:GND a GND.
  • Ejecutar de nuevo la revisión ERC para confirmar que desaparece el error de designador duplicado.
Renombrar jack a J6
Verificar ERC
Ubicar jack duplicado
Buscar duplicados
Sign up to send

Files

Schematic

Layout

3D View

PC Core AI — Project Specification
Project Overview
Status: Draft schematic architecture. PC Core AI is a compact multi-processor AI development board centered on an STM32MP157-class Linux MPU, an RP2350/RP2040 companion MCU, and an ESP32-S3 WiFi/BT module.
Intended Use
Prototype/education-oriented AI and embedded Linux development board with rich I/O, camera/display/audio, Ethernet, USB, and expansion headers.
What the Device Should Do
  • Boot Linux from eMMC, QSPI NOR, or MicroSD.
  • Run real-time/control firmware on an M4 core and companion RP MCU.
  • Provide WiFi/BT through ESP32-S3.
  • Expose USB, Ethernet, audio, MIPI CSI/DSI, HDMI-class display output, GPIO, UART, I2C, SPI, fan, reset/boot, and debug interfaces.
Main Features
  • STM32MP157-compatible dual Cortex-A7 + Cortex-M4 MPU in BGA as U19.
  • DDR3L 512 MB x16 device(s), SDMMC/eMMC/QSPI storage.
  • RP2350/RP2040 companion MCU as U6 with independent 3.3 V LDO.
  • ESP32-S3 module with SPI/UART link and antenna/U.FL provision.
  • USB-C PD/DC barrel power, power protection, rail indicators, bulk decoupling.
  • LAN8742/RTL8201-class Ethernet PHY, audio codec, RTC, board-ID EEPROM.
System Architecture
Diagram



  
    
  
  
    
  




























USB-C PD / node_12V Barrel
Main Power System
STM32MP157 U19
DDR3L node_512MB
Connectors and I/O
eMMC / MicroSD
QSPI NOR
RMII PHY + RJ45
I2S Audio Codec + Jack
MIPI CSI
MIPI DSI / HDMI Block
RP2350/RP2040 U6
ESP32-S3 WiFi/BT
40-pin GPIO + Debug
Hardware Subsystems
  • Compute: STM32MP157-class MPU, RP2350/RP2040, ESP32-S3 module.
  • Memory/storage: DDR3L, eMMC/SDMMC, QSPI NOR, MicroSD.
  • Power: USB-C PD 5/12 V and 12 V barrel input, protected +12 V bus, +5 V, +3.3 V, VDD_1V8, VDD_0V9, AVDD/VREF.
  • Interfaces: USB2/USB3 footprints, Ethernet, MIPI CSI/DSI, HDMI-class output, audio, headers, debug.
  • Protection: TVS on USB/power/high-speed external connectors, current limiting on USB host ports.
Interfaces and Connections
Net labels are used for cross-block signals. Required supply net names: VDD_0V9, VDD_1V8, +3.3V, +5V, +12V, GND.
Power Tree and Power Budget
Preliminary design target currents for regulator/protection sizing:

Table

RailMain LoadsEstimated Peak
+12VBarrel/PD input, downstream buck input, optional fan3.0 A input design target
+5VUSB host ports, HDMI/display support, regulators2.5 A
+3.3VSTM I/O, RP MCU, ESP32-S3 peak, Ethernet PHY, SD/eMMC, headers2.5 A
VDD_1V8DDR3L I/O/core support, STM domains, level/reference rails1.5 A
VDD_0V9STM core rail1.5 A
AVDD/VREFanalog codec/reference/ADC100 mA low-noise
Assumption: Main converters should be sized at or above these peaks with thermal margin; detailed current must be refined from exact part datasheets before production layout.
Manufacturing and Assembly Expectations
  • Board target: 100 mm x 72 mm.
  • Stackup target: 4-layer Signal / GND / PWR / Signal.
  • BGA DDR/MPU and high-speed buses make this not hand-solderable; assembly will require reflow and controlled impedance fabrication.
  • Use test points for all rails and boot/debug signals.
Firmware-Relevant Hardware Requirements
  • STM32 JTAG/SWD debug header.
  • RP USB device and GPIO breakout.
  • ESP32 boot/reset straps and UART/SPI firmware channel.
  • Reset and boot buttons: FLASH_KEY, FLASH_RST.
Physical Design Expectations
  • Place ESP32 antenna at board edge with no copper keepout under antenna.
  • Keep DDR3L close to STM32MP157 and length-match DDR groups.
  • Keep high-speed USB/HDMI/Ethernet/CSI/DSI differential pairs over solid GND.
  • Connectors should face board edges.
Important Design Decisions
  • Use labeled nets and subsystem grouping on a single page to satisfy the requested single-page schematic style.
  • 4-layer target is acceptable for USB2/Ethernet, but DDR3L+BGA+HDMI/MIPI may realistically require 6+ layers for manufacturable routing.
Assumptions
  • Exact library parts may be substituted with compatible placeholders if requested parts are unavailable.
  • HDMI output may require a DSI-to-HDMI bridge unless the selected STM32MP157 variant design supports direct desired interface.
  • The schematic is architectural/draft until all IC datasheets are cross-checked and exact pin names/packages are confirmed.
Change Notes
  • Initial PC Core AI requirements captured from user request.

  • Project Overview

  • Intended Use

  • What the Device Should Do

  • Main Features

  • System Architecture

  • Hardware Subsystems

  • Interfaces and Connections

  • Power Tree and Power Budget

  • Manufacturing and Assembly Expectations

  • Firmware-Relevant Hardware Requirements

  • Physical Design Expectations

  • Important Design Decisions

  • Assumptions

  • Change Notes