Access Reader Design

A

asfasdfsdf

Проект открыт, live-контекст есть. Доведи плату до order-ready для pcbfast, автономно, не жди подтверждений: 1) РАЗЪЁМЫ — перемести ВСЕ разъёмы/клеммники на КРАЙ платы, лицом наружу, с зоной вставки кабеля без пересечений (RJ45 Ethernet, DC-вход, реле, USB, RS-485, Wiegand, входы, GM861, J101 катушка 125к). 2) СТЕК 4 слоя: Top signal / Inner1 GND / Inner2 PWR / Bottom signal (сейчас внутренние ошибочно Signal — исправь). 3) ТРАССИРОВКА: заверши routing, убери ВСЕ airwires (сейчас ~322 DRC). 4) DRC: прогони и исправь критичные. 5) Держи ≤120×100 мм (лучше 80×100), 4 крепёжных отверстия по углам Ø3.2, антенны 13.56/125к у края с keepout. 6) Экспортируй order-ready Gerber+drill, BOM с DNP-колонками, Pick-and-Place. В конце подтверди: разъёмы на краю, стек верный, DRC без критичных, пакет order-ready.

flux

Принял: довожу именно этот live-проект до order-ready для pcbfast — разъёмы на кромки, 4-layer stackup, routing без airwires, DRC fix и экспорт.

flux

Текущий 80×100 мм layout всё ещё физически перегружен и даже однослойный targeted router блокируется; для order-ready в пределах вашего лимита увеличиваю плату до 120×100 мм и повторяю edge-placement/stackup.

flux

В этом запуске я успел перечитать live layout/DRC/stackup: плата сейчас 80×100 мм, сильно перегружена, часть компонентов/отверстий выходит за габарит, DRC всё ещё показывает сотни airwires, а stackup readback остаётся некорректным — фактически внутренние GND/PWR слои не подтверждены как рабочие.
Что осталось сделать:
  • Пополнить ACUs — сейчас AI-функции недоступны, поэтому я не могу продолжать tool execution.
  • Увеличить плату до 120×100 мм в пределах вашего лимита.
  • Повторить placement: все разъёмы/клеммники на кромки наружу, 4 отверстия Ø3.2 по углам, antenna keepout у края.
  • Исправить/подтвердить stackup Top / Inner1 GND / Inner2 PWR / Bottom.
  • Завершить routing, убрать все airwires, пройти DRC.
  • Только после чистого DRC экспортировать order-ready Gerber+drill, BOM с DNP-колонками и Pick-and-Place.
Текущий пакет не order-ready.
Продолжить после ACUs
Чеклист DRC проблем
Проверить DNP BOM
Проверить разъёмы
Сохранить требования
Sign up to send

Files

Schematic

Layout

Preview

Access Reader Full Prototype BOM and Connectivity Gate
Purpose
This file replaces the earlier SKU/DNP thinking for the first prototype. It is a manual BOM/connectivity gate because the live BOM/schematic inspector was unavailable in this run.
Required Nets

Table

NetSource / DestinationNotes
VIN_DC_RAWDC terminal input9-32 V input before protection.
VIN_DC_PROTAfter fuse/TVS/reverse/EMIFeeds LMR16020.
5V_DC_PRE_ORLMR16020 outputMust not directly connect to AG9905 output.
5V_POE_PRE_ORAG9905-MTB 5 V outputMust not directly connect to LMR16020 output.
5V_SYSOR-ing / mux outputCommon 5 V rail after reverse blocking.
3V3_SYS3.3 V buck outputLogic/RF/Ethernet rail.
SPI_SCK, SPI_MOSI, SPI_MISOESP32-S3, CLRC663, W5500Shared bus; confirm MISO tri-state.
W5500_CS, W5500_INT, W5500_RSTESP32-S3 to W5500Ethernet is populated in prototype.
USB_DP, USB_DNESP32-S3 native USBService/programming.
Power Branch BOM Gate

Table

FunctionRequired Part / ClassPrototype Status
PoE 5 VAG9905-MTBPopulate
Ethernet/PoE connectorRJ45 MagJack compatible with W5500 and PoE pathPopulate
DC buck controller/regulatorLMR16020Populate
DC buck inductorDatasheet-sized for 5 V rail peak currentPopulate
DC buck rectifier/diode if requiredDatasheet topology-specificPopulate
DC buck feedback resistorsSet 5 V output; tolerance suitable for OR-ingPopulate
DC input TVS/fuse/reverse protectionRated for 9-32 V system and expected surgesPopulate
5 V source OR-ingReverse-blocking ideal diode / priority mux / equivalent FET solutionPopulate
Post-OR bulk capacitanceSized for load transients and source startup limitsPopulate
Ethernet/Wi-Fi BOM Gate

Table

FunctionRequired Part / ClassPrototype Status
Wi-Fi/BLE MCUESP32-S3-WROOM-1-N16R2Populate
Ethernet controllerW5500Populate
Ethernet clock/supportW5500 crystal/oscillator and passives as datasheet requiresPopulate
Ethernet ESD/terminationProtection and Bob Smith/termination as required by MagJack/reference designPopulate
Native USB serviceUSB connector, CC/ESD if USB-C, or matching USB connector supportPopulate
Full-System Population Gate

Table

SubsystemPrototype Status
ESP32-S3 boot/reset/native USB/debugPopulate
5 V to 3.3 V regulatorPopulate
W5500 + RJ45/MagJack EthernetPopulate
AG9905-MTB PoEPopulate
LMR16020 9-32 V DC buckPopulate
OR-ing / priority power mergePopulate
CLRC663 NFC front-endPopulate
EM4095 LF front-endPopulate
GM861 QR module connector and power switchPopulate
RS-485 interface/protectionPopulate
Wiegand open-drain drivers/protectionPopulate
Two relay outputs and flyback/suppressionPopulate
Two opto/digital inputs and tamperPopulate
PCF8563 RTC + CR1220 holderPopulate
WS2812/status LED and buzzerPopulate
Manual Connectivity Pass Criteria
  • Every populated IC/module has power, ground, decoupling and required support passives.
  • No component in PoE/W5500/RJ45 path has Exclude from BOM, Exclude from PCB, Exclude from Pick & Place, or DNP notes for the first prototype.
  • Same for LMR16020/DC input path.
  • OR-ing/mux device is the only intentional merge between the two 5 V sources.
  • 5V_SYS and 3V3_SYS have accessible test points and local bulk capacitance.
  • External interfaces have protection/termination appropriate to the intended field connection.

  • Purpose

  • Required Nets

  • Power Branch BOM Gate

  • Ethernet/Wi-Fi BOM Gate

  • Full-System Population Gate

  • Manual Connectivity Pass Criteria