Crear Conexiones RK3566
Worked for 2 mins 5 sec
Completado.
- Añadí L400 = 2.2 µH para el regulador interno del RTL8211F.
- Conecté U2 REG_OUT/LDO_OUT → L400 → ETH_VDD1V0.
- Conecté los pines AVDD10 pins 3/8/38 y DVDD10 pin 21 a ETH_VDD1V0.
- Clasifiqué ETH_REG_OUT y ETH_VDD1V0 como rails de alimentación.
- Ejecuté ERC enfocado en U2/ETH/L400: sin errores ni advertencias abiertas.
Pendiente recomendado: añadir los capacitores de estabilidad/desacoplo del rail ETH_VDD1V0 y conectar los rails 3.3 V del PHY.
Añade los capacitores de estabilidad y desacoplo para ETH_VDD1V0.
Worked for 13 sec
Voy a añadir capacitores cerámicos de estabilidad/bulk y desacoplo local en ETH_VDD1V0, cablearlos a GND y verificar ERC enfocado en Ethernet.
Worked for 5 mins 8 sec
Completado.
Añadí y cableé en ETH_VDD1V0:
- C420: 4.7 µF bulk/estabilidad.
- C421–C424: 100 nF, uno para cada pin 1.0 V del RTL8211F: AVDD10 pin 3, AVDD10 pin 8, DVDD10 pin 21 y AVDD10 pin 38.
Todos van de ETH_VDD1V0 a GND y el ERC enfocado en U2/ETH_VDD1V0/C420–C424 queda sin errores ni advertencias abiertas.
Conectar 3.3V PHY
Añadir RSET PHY
Revisar Ethernet completo
Colocar capacitores PHY
Verificar manufactura nuevos
Refine this doc
Ask about this doc
Bloqueo HDI para escape BGA y requisitos de fabricación
Resumen ejecutivo
El proyecto RK3566 SBC no puede avanzar de forma segura a autoruteo completo porque el precheck de ruteo detecta 308 pines físicamente bloqueados y la revisión DRC muestra 347 airwires. Los bloqueos afectan principalmente a:
- RK3566: SoC BGA principal.
- K4F6E3S4HM-MGCJ: LPDDR4 BGA.
- KLMAG1JETD-B041: eMMC BGA/FBGA.
- RK809-5: PMIC con múltiples rails críticos.
- Nets asociadas a alimentación, DDR, eMMC, USB y señales de control PMIC.
No es seguro ejecutar autoruteo en el estado actual: el ruteador reporta que eliminaría pines bloqueados de sus nets, lo que rompería conexiones críticas como DDR, eMMC y alimentación.
Estado actual verificado
Stackup
El stackup fue aumentado previamente a Standard 8 Layer para intentar mejorar el escape BGA.
Reglas aplicadas a pads BGA/eMMC
Se aplicaron reglas finas a pads de RK3566, LPDDR4 y eMMC:
keepOut = 0.05 mmforceAnnularLayers = Connected only
Estas reglas no fueron suficientes para desbloquear el escape.
Limitación de vías disponible en la sesión
La configuración disponible de la regla
viaType sólo permite:throughHole
No hay opciones activas para:
- Microvía láser.
- Vía ciega.
- Vía enterrada.
- Via-in-pad rellena/tapada.
- Generador dedicado de fanout/neckdown BGA.
Bloqueo técnico
El problema no es sólo de reglas de clearance. El diseño requiere una estrategia HDI real para escapar los BGAs de alta densidad.
Los pads inspeccionados del RK3566 son de aproximadamente 0.25 mm y están en una matriz densa. Con vías pasantes convencionales y sin fanout dedicado, muchos pads interiores quedan inaccesibles para el ruteador.
Por qué no se debe simular HDI con vías pasantes
No se deben colocar vías pasantes manuales sobre pads BGA como si fueran via-in-pad, porque eso puede crear:
- Fabricación imposible o no cotizable.
- Solder wicking bajo BGA.
- Cortos o opens ocultos bajo encapsulados.
- Violaciones de anillo anular y máscara.
- Una falsa indicación de que el escape BGA está resuelto.
Para via-in-pad real, el fabricante debe soportar vía rellena y planarizada.
Requisitos mínimos de fabricación recomendados
Tipo de PCB
- PCB HDI, mínimo 8 capas.
- Preferible stackup HDI con microvías secuenciales.
Microvías
Recomendado:
- Microvía láser L1-L2 para escape de BGAs en capa superior.
- Considerar microvía L2-L3 si el escape DDR/eMMC sigue bloqueado.
- Diámetro de microvía y capture pad según capacidad del fabricante.
- Confirmar si se permite microvía en pad BGA.
Via-in-pad
Para pads BGA críticos:
- Via-in-pad rellena, tapada y planarizada.
- Relleno conductor o no conductor según proceso del fabricante.
- Superficie plana apta para soldadura BGA.
- Reglas explícitas de máscara y pasta para evitar absorción de soldadura.
Vías enterradas o ciegas
Posible necesidad:
- Vía ciega L1-L2.
- Vía enterrada L2-L7 o combinaciones según stackup final.
- Evitar apilar microvías sin confirmar fiabilidad y coste.
Capacidades geométricas objetivo
Estos valores deben confirmarse con el fabricante antes de cerrar layout:
Table
| Parámetro | Objetivo recomendado |
|---|---|
| Capas | 8 mínimo, 10 recomendado si el escape sigue congestionado |
| Traza/espacio HDI | 0.075/0.075 mm o mejor |
| Microvía láser | Según fabricante, típicamente 0.10-0.15 mm drill |
| Capture pad microvía | Según fabricante, típicamente 0.20-0.25 mm |
| Via-in-pad | Rellena + planarizada obligatoria |
| Acabado superficial | ENIG recomendado para BGA fino |
| Máscara entre pads | Confirmar solder mask dam disponible; si no, usar NSMD/SMD según recomendación del footprint |
Requisitos de stackup propuestos
Una propuesta inicial para discutir con fabricante:
- L1: Señal / componentes / BGA escape.
- L2: GND sólido de referencia.
- L3: Señal DDR/eMMC.
- L4: Power planes principales.
- L5: Power/GND o señal según densidad.
- L6: Señal secundaria.
- L7: GND o retorno.
- L8: Señal / componentes secundarios.
Para DDR/LPDDR4, las capas de señal deben tener plano de referencia continuo y evitar cortes de retorno.
Requisitos específicos por bloque
RK3566
Necesita escape BGA HDI para:
- Rails 0.9 V CPU/logic.
- Rails 1.1 V DDR.
- 1.8 V y 3.3 V IO/analógicos.
- eMMC.
- LPDDR4.
- USB.
- PMIC I2C/control/reset.
LPDDR4
El escape debe preservar:
- Longitudes controladas para DQ/DQS/CA/CK.
- Pares diferenciales CK y DQS con impedancia y simetría.
- Plano de referencia continuo.
- VREF limpio y desacoplado.
- ZQ con retorno corto y limpio.
eMMC
El escape debe preservar:
- CLK/CMD/DAT0-DAT7/DS con longitudes razonables.
- Evitar stubs largos.
- Mantener plano de referencia.
PMIC RK809
El escape debe priorizar:
- Nets de switching buck cortas y anchas.
- Inductores y capacitores muy cerca del PMIC.
- Separación de nodos SW ruidosos frente a analog/VREF.
- Retornos de corriente de alta frecuencia compactos.
Criterios para desbloquear autoruteo
Antes de ejecutar autoruteo, deben cumplirse:
- Stackup HDI definido y aceptado por fabricante.
- Reglas de microvía/via-in-pad disponibles en la herramienta o implementadas manualmente.
- Footprints BGA/eMMC revisados para microvía/via-in-pad.
- Fanout BGA creado para RK3566, LPDDR4 y eMMC.
- Precheck de ruteo sin pines bloqueados críticos.
- Airwires remanentes reducidos a conexiones realmente ruteables.
- Reglas de impedancia/longitud para LPDDR4, USB y eMMC definidas antes del ruteo final.
Acción recomendada
- Seleccionar fabricante HDI objetivo.
- Confirmar capacidades: microvía, via-in-pad, mínimo traza/espacio, stackup y coste.
- Crear/actualizar stackup real del fabricante en el proyecto.
- Actualizar footprints para permitir microvía/via-in-pad.
- Crear fanout BGA dedicado.
- Re-ejecutar precheck.
- Sólo si el precheck no elimina pines críticos, proceder a ruteo.
Estado actual
El diseño está bloqueado a nivel layout/HDI, no a nivel esquemático. La conectividad lógica de los bloques principales existe, pero el PCB requiere capacidades HDI reales para ser físicamente fabricable y ruteable.
Welcome 👋
Flux helps you build PCBs faster with an AI teammate!
Create your account to collaborate, stay updated, fork your own version, and get instant answers from our AI agent.