Vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity Multiplicador4x4 is
    Port ( A : in  STD_LOGIC_VECTOR (3 downto 0);
           B : in  STD_LOGIC_VECTOR (3 downto 0);
           P : out STD_LOGIC_VECTOR (7 downto 0));
end Multiplicador4x4;

architecture Behavioral of Multiplicador4x4 is
begin
    process(A, B)
    begin
        P <= std_logic_vector(unsigned(A) * unsigned(B));
    end process;
end Behavioral;

• Entradas A y B: Son vectores de 4 bits que representan los operandos del multiplicador.
• Salida P: Es un vector de 8 bits que representa el producto de A y B.
• Proceso: Se utiliza un proceso para realizar la multiplicación utilizando el tipo unsigned para interpretar los vectores como números sin signo.