你的目标是：我直接改PCB布局来降低地噪声、3.3 V 纹波、以及GPIO/PWM/USB开关噪声对PIR模拟前端与ADC的耦合，并允许新增1-2个小器件做模拟3V3滤波（磁珠+就地去耦优先）。

计划已更新且可执行（包含分区优化、加入模拟3V3磁珠支路与就地去耦、规则约束与DRC验证）。请在计划栏点击 Start 开始执行；若想限制“最多新增1个还是2个器件”，告诉我我再收敛到你的偏好。

你的目标是：最多新增 2 个器件（磁珠 + 磁珠后1颗就地去耦电容），生成独立 3V3_A 支路，并且 只给模拟前端（PIR1 + U3）供电。

计划已更新并且 ready_to_execute。执行内容包括：

请在计划栏点击 Start 开始执行；需要我偏好磁珠封装（0603/0805）或电容封装（0402/0603）也可以再告诉我。

你的目标是：直接修改PCB（并同步必要的原理图连线），通过新增2个器件建立3V3_A模拟支路（磁珠 + 磁珠后就地去耦），只给模拟前端供电，从而降低地噪声、3.3 V纹波与数字开关噪声对PIR1/U3的干扰。

我已生成并更新可执行计划（ready_to_execute）。请在计划栏点击Start开始执行。完成后会确保仅PIR1与U3接到3V3_A，并通过DRC/ERC验证。