BQ25185 Charger Topology
Thought for 1 min 39 sec
La auditoría confirma que U1 tiene el mismo pinout y paquete DQA-10 que el nuevo objetivo, pero es un dispositivo ESD diferente y no puede calificarse como sustituto funcional. Crearé ahora la matriz completa, manteniendo criterios conservadores para todos los pasivos genéricos.
Worked for 1 min 17 sec
Created a project doc
Component and Footprint Qualification Matrix
Mandatory status: BENCH_ONLY / NOT FOR FABRICATION / NOT FOR ENERGIZATION Scope: Read-only audit of the current 69-designator project. No sc...
La matriz completa quedó creada con los 69 designadores y criterios conservadores de fabricación; cierro la auditoría sin cambios de diseño.
Thought for 9 sec
Auditoría completada para los 69 designadores, sin modificar esquema, PCB, nets, BOM, librerías, placement ni routing.
La matriz destaca como bloqueos principales: J1, cambio requerido de U1 a TPD4E05U06DQAR, U10, K1–K3, L1 y todos los pasivos genéricos sin MPN exacto. El proyecto permanece BENCH_ONLY.
Fix blockers and recheck
Create exact parts
Plan replacement phase
Export documentation package
Audit passive MPNs
Refine this doc
Ask about this doc
Phase 2 Decisions — Brand NewDay Shadow PCB
Status: BENCH_ONLY / NOT FOR FABRICATION / NOT FOR ENERGIZATION.
Scope: Documentation/research only. No schematic reconstruction, PCB, placement, routing, RF/antenna geometry, Gerbers, fabrication output, or machine/load connections were created.
Scope: Documentation/research only. No schematic reconstruction, PCB, placement, routing, RF/antenna geometry, Gerbers, fabrication output, or machine/load connections were created.
Table
| Decisión | Evidencia / datasheet oficial | Valor o MPN propuesto | Red afectada | Riesgo | Acción siguiente |
|---|---|---|---|---|---|
| Mantener la corrección BQ25185: SYS y CE separados | TI BQ25185 datasheet: pin 1 SYS; CE is charge-enable active-low; SYS needs local 10 µF ceramic cap | Conservar AIRTAG_CHG_SYS = U3.SYS + C5.1; conservar U3.CE a AIRTAG_PACK_NEG/GND | AIRTAG_CHG_SYS, AIRTAG_PACK_NEG | Si CE se une a SYS, la carga puede quedar deshabilitada/indeterminada | No cambiar en Fase 2; bloquear cualquier mutación que una CE con SYS |
| Batería / tensión de carga | TI BQ25185: 1-cell Li-ion/Li-poly/LiFePO4 charger; ILIM/VSET table; 24 kΩ = 4.2 V regulation and 100 mA input current limit | Usar sólo celda 1S Li-ion/Li-poly 4.2 V si el pack lo permite; con R6=24 kΩ: VBATREG=4.2 V, ILIM=100 mA | BQ25185_VSET_PROG, AIRTAG_CELL_POS | No hay MPN/capacidad de batería; 4.2 V sería inseguro para química distinta | Seleccionar batería real y confirmar química, capacidad, protección y voltaje máximo antes de energizar |
| Corriente de carga BQ25185 | TI BQ25185: ICHG = KISET / RISET, KISET typ 300 AΩ, range 5 mA–1 A; extra ~50 pF on ISET recommended below 50 mA | Con R7=21.5 kΩ: ICHG typ ≈ 300/21500 = 13.95 mA; C3=47 pF está alineado con baja corriente | BQ25185_ISET_PROG | 14 mA sólo es seguro si la celda admite esa corriente y el tiempo de carga es aceptable | Confirmar batería; documentar C-rate permitido; ajustar R7 sólo tras elegir celda |
| U8 PS/SYNC | TI TPS63030 datasheet: PS/SYNC low enables power-save; high disables power-save/forced PWM; clock allows sync; VIL ≤0.4 V, VIH ≥1.2 V | Para BENCH_ONLY/batería: proponer PS/SYNC a AIRTAG_PACK_NEG/GND para power-save; no mutado aún | U8:PS/SYNC, AIRTAG_PACK_NEG | Power-save mejora eficiencia pero puede aumentar ripple/EMI frente a PWM forzado | En siguiente fase de esquema, conectar PS/SYNC a GND salvo que se requiera bajo ruido/EMI; entonces usar control o pull-up a VIN/VINA |
| LM5069 UVLO/OVLO | TI LM5069 datasheet: UVLO/OVLO thresholds typ 2.5 V; hysteresis current typ 21 µA; Option B 4-resistor network defines all thresholds | No asignar valores numéricos aún; usar Option B cuando existan VIN_MIN/VIN_MAX: R1=(VUVH−VUVL)/21 µA, R2=2.5R1/(VUVL−2.5), R3=(VOVH−VOVL)/21 µA, R4=2.5R3/(VOVH−2.5) | LM5069_UVLO_OPEN, LM5069_OVLO_OPEN, VIN_RAW | Inventar umbrales puede impedir arranque o no proteger sobretensión | Obtener rango VIN real, tolerancias y límites de máquina antes de calcular resistores |
| LM5069 TIMER | TI LM5069 datasheet: TIMER cap sets insertion delay/fault timeout; fault current typ 85 µA to 4 V; insertion current typ 5.5 µA | No asignar CTIMER final; fórmulas: tFAULT≈CT·4V/85µA; tINSERT≈CT·4V/5.5µA; TI example usa 150 nF para ~ms fault margin | LM5069_TIMER_OPEN | CTIMER depende de inrush, COUT, MOSFET SOA y carga; un valor arbitrario puede disparar falso o no proteger | Calcular startup/inrush y SOA de Q1 con VIN/carga reales; luego escoger CTIMER |
| LM5069 PWRSET / limitación de potencia | TI LM5069 datasheet: PWR programa límite de disipación del MOSFET; requiere RSNS, PLIM y VDS; VSNS regulado debe ser ≥5 mV para precisión | No asignar RPWR final; usar ecuación TI: RPWR = 1.30e5·RSNS·[PLIM − (VDS·1.18mV/RSNS)] con RSNS=0.100 Ω sólo tras definir PLIM/VDS | LM5069_PWRSET_OPEN, VIN_RAW, VIN_SENSE, Q_HS1_GATE | PWR mal calculado puede destruir Q1 o limitar demasiado la entrada | Definir VIN máximo, carga, SOA térmica de Q1 y energía de inrush antes de poblar red PWR |
| CC1354P106T0RGZR | TI CC1354P10 datasheet: orderable CC1354P106T0RGZR, active production, RGZ VQFN-48 7×7 mm, 0.5 mm pitch | MPN exacto confirmado por TI; hueco en Flux library | U9, RX_3V3, UART/SPI/RF nets | Proxy CC1352P1F3RGZR no garantiza pinout/función equivalentes | Solicitar/crear componente exacto CC1354P106T0RGZR desde datasheet oficial antes de cualquier esquema final/layout |
| MCP41HV51-503E/ST | Microchip MCP41HVX1 datasheet: MCP41HV51, SPI; -503 = 50 kΩ; /ST = TSSOP-14; no es MCP45HV I²C | MPN exacto confirmado; hueco en Flux library | U10, MCP_SPI_* , MCP_SHDN_SAFE_N, MCP_ANALOG_TERMINALS_OPEN | Proxy MCP45HV51-ST es I²C/10 kΩ y no es pin/interface compatible | Crear/importar MCP41HV51-503E/ST exacto antes de cableado definitivo |
| TPS63030DSKR | TI TPS63030 datasheet: TPS63030DSKR, active, SON/VSON DSK-10; R suffix = 3000 large T&R; DSKT = 250 T&R | MPN exacto TPS63030DSKR; Flux no tiene exacto, pero TPS63030DSK comparte base package/pinout; tratar como BOM/orderable gap | U8, AIRTAG_CELL_POS, AIRTAG_3V0, AIRTAG_FB, PS/SYNC | Sufijo afecta compra/reel; el símbolo base debe revisarse contra pinout DSKR | Actualizar o crear entrada exacta TPS63030DSKR; si se acepta DSK base, documentar equivalencia de sufijo T&R |
| G5LE-14-DC5 | Omron G5LE official datasheet/product page: G5LE-14 family, 5 VDC coil; 5 V coil approx 79.4 mA, 63 Ω, 400 mW; single-pole 10 A power relay family | MPN exacto confirmado; hueco en Flux library | K1/K2/K3 coils and contacts | Proxy G5LE-1-DC5 no confirma variante/contact layout exacta; 3 coils draw ~238 mA from RX_5V | Crear/importar G5LE-14-DC5 exacto; mantener contactos 1/2/3 externos sin conectar |
| MSS1246T-683MLB | Coilcraft MSS1246T official datasheet/product page: MSS1246T-683ML_ = 68 µH ±20%; DCR typ/max 167/186 mΩ; Isat up to 2.3/2.5/2.7 A; Irms 1.3/1.8 A | MPN family/value confirmed; exact Flux library gap | L1, LM5164_SW, RX_5V | Packaging suffix B/C must be confirmed for procurement; generic footprint not DFM-safe | Create exact Coilcraft MSS1246T-683MLB component/footprint; verify current rating against LM5164 design current |
| LM5069MM-1 | TI LM5069 datasheet: LM5069-1 = latch-off after fault; LM5069-2 = auto-retry. Package addendum: LM5069MM-1/NOPB and LM5069MMX-1/NOPB both VSSOP-10 DGS; MM vs MMX is reel quantity | Use LM5069MM-1/NOPB as exact intended orderable; existing LM5069MMX-1/NOPB is same IC/package, different reel quantity | U6, VIN_RAW, VIN_SENSE, VIN_PROTECTED | BOM/procurement mismatch if reel suffix matters; electrical behavior is same -1 latch-off variant | Decide purchasing suffix MM vs MMX; no schematic pinout change required if same library part quality is acceptable |
| CSD13380F3 | TI CSD13380F3 datasheet: CSD13380F3 and CSD13380F3T are active, same PICOSTAR/YJM 3-pin FemtoFET package; T = smaller T&R quantity | Existing CSD13380F3T is acceptable as same silicon/package; requested CSD13380F3 is large T&R option | Q4/Q5/Q6 relay drivers | Procurement suffix mismatch only; not a functional substitute risk per TI | Decide reel quantity; update BOM MPN to preferred orderable before purchase |
| Q2/Q3 experimental paths | Project brief/Fase 1 constraint | Keep Q2/Q3 DNP / BENCH_ONLY, all terminals no-connect | Q2, Q3 | Accidentally enabling these would create unvalidated AirTag paths | Keep excluded from P&P; do not connect without new approved phase |
| Relay contact pins | Project brief/Fase 1 constraint; Omron relay contacts are external load interface | Keep K1/K2/K3 pins 1/2/3 external/no-connect | K1/K2/K3 pins 1/2/3 | Machine/load connection is undefined and safety-critical | Do not create contact nets until load/machine interface is specified and reviewed |
Phase 2 Stop Point
Stopped after documentation/research decisions only. No schematic connectivity, component replacement, PCB, routing, RF/antenna geometry, manufacturing files, or external load/machine connections were created.
Phase 2 Stop Point
