Diseño de PCB para Medición de Vibraciones
Thought for 19 sec
Ya tengo el pinout. Voy a convertir el diseño a una placa portadora thru-hole: reemplazaré el ADXL355 SMD por dos headers P1/P2, retiraré capacitores externos, quitaré el regulador SMD si no hay equivalente thru-hole seguro en el proyecto, y reubicaré los módulos hacia el centro.
Thought for 19 sec
Entendido. Ya quedó identificado el pinout de tu módulo ADXL355Z thru-hole:
- P1: VDD, VDDIO, GND, INT1, INT2, DRDY
- P2: V1P8ANA, V1P8DIG, MISO/SDA, CS/SCL, SCLK/VSSIO, MOSI/SDA
Estado actual del proyecto antes de quedarme sin créditos:
- El diseño anterior ya tenía esquema, placement y ruteo completado para la versión con ADXL355 SMD.
- La revisión final de esa versión quedó sin errores ni advertencias antes de que pidieras el cambio.
- Empecé a preparar el cambio a versión thru-hole, pero no pude ejecutar las modificaciones finales.
Pendiente por hacer:
- Reemplazar el ADXL355 SMD por dos headers thru-hole P1/P2 según tu pinout.
- Quitar los capacitores externos del carrier, asumiendo que tu módulo ADXL355Z ya incluye sus capacitores locales.
- Cambiar resistencias a thru-hole.
- Revisar si el regulador actual debe reemplazarse por una solución thru-hole o si usarás alimentación externa regulada.
- Reubicar todos los componentes más hacia el centro, lejos de las orillas.
- Rehacer ruteo y correr revisión final.
Replace sensor headers
Keep regulator
Remove regulator
Run ERC/DRC
Center components
Refine this doc
Ask about this doc
Vibration Node Design Notes
Architecture
Battery JST PH input -> AP2112K-3.3 LDO -> 3V3 rail -> Seeed XIAO ESP32S3, ADXL355, OLED connector.
Power budget
Estimated 3V3 loads:
- XIAO ESP32S3: use 240 mA typical active / up to 500 mA short WiFi TX bursts as sizing envelope.
- ADXL355: approximately 0.2 mA typical.
- OLED module: approximately 20 mA typical.
- Pull-ups and regulator overhead: ADXL355 SCLK
- SPI_MISO_ADXL: XIAO GPIO8 / D9 -> ADXL355 MISO
- SPI_MOSI_ADXL: XIAO GPIO9 / D10 -> ADXL355 MOSI
- SPI_CS_ADXL: XIAO GPIO4 / D3 -> ADXL355 CS, with 10k pull-up
- ADXL_DRDY: XIAO GPIO3 / D2 OLED SDA, 4.7k pull-up
- I2C_SCL_OLED: XIAO GPIO6 / D5 -> OLED SCL, 4.7k pull-up
Layout requirements for next phase
- Use 2-layer compact board if SPI is kept low/moderate speed; bottom layer should be mostly uninterrupted GND fill.
- Place ADXL355 close to a board edge, away from XIAO ESP32S3 antenna and regulator.
- Keep SPI SCLK/MISO/MOSI/CS short, same layer where possible, routed as a group over solid ground.
- Put ADXL355 decoupling immediately at VSUPPLY/VDDIO/V1P8DIG/V1P8ANA pins.
- Put OLED connector on an accessible edge and keep I2C away from the regulator and antenna region.
- Use four mounting holes close to corners for rigid mechanical coupling.
Architecture
Power budget
Important power caveat
Signal allocation
Layout requirements for next phase
