High-Level Block Diagram Creation

R

rodgerliu

Create a high level mermaid block diagram of this project. Include key component's manufacturer part number in each block whenever possible.

flux

I’ll inspect the project structure and BOM, then create a concise high-level Mermaid block diagram document with MPNs where available.

flux

I found the major blocks: RP2350 MCU, power tree, M40 interface, XY2/encoder DB25, laser safety, I2C expanders, isolated digital I/O, and analog ADS8688-LZM8688 interface. I’m saving the diagram as a project document now.

flux

Created the high-level Mermaid block diagram and saved it in High Level Block Diagram. It includes the main functional blocks and key MPNs from the schematic/BOM, with caveats for connector-only or ambiguous regulator entries.
Review diagram and ERC
Run schematic ERC
Fix ambiguous MPNs
Create power tree
Check BOM risk
Explain block diagram
Sign up to send

Files

Schematic

Layout

3D View

ERC记录 — RP2350与电源入口处理
本轮完成
  • 全项目ERC初始剩余约116项，主要集中在U1、U3/U5、Sheet 1电源入口、DCDC外围和接口未用脚。
  • RP2350B：
    • IOVDD/QSPI_IOVDD/USB_OTP_VDD/VREG_VIN/VREG_AVDD/ADC_AVDD → PWR_3V3。
    • GND/VREG_PGND → GND。
    • DVDD建立 RP2350_DVDD_1V1 命名网络。
    • VREG_LX/VREG_FB建立 RP2350_VREG_LX / RP2350_VREG_FB 命名网络，等待按RP2350参考设计补电感/反馈/旁路。
    • 未实现USB、SWD、晶振及未分配GPIO按No-Connect处理。
  • Sheet 1电源入口：
    • 建立 PWR_RAW_IN、PWR_IDEAL_DIODE_GATE、PWR_IDEAL_DIODE_VCAP。
    • F1、Q1、U8按LM74700+N-MOS理想二极管保护基础拓扑连接。
    • U8 NC脚标No-Connect。
  • 附录B式未用项处理：
    • U3/U5未用MCP23017 GPIO/INT脚标No-Connect。
    • U9/U10未用差分接收器通道标No-Connect。
    • DB9未定义脚标No-Connect。
    • M40 OM跳线未用脚标No-Connect。
    • PG/PGOOD未用状态脚标No-Connect。
当前ERC摘要
  • 剩余：14个Floating Pin Warning + 3个Missing Power Error。
  • 剩余集中在DCDC外围：
    • U_DCDC_3V3:VCC
    • U_DCDC_5V:VCC
    • U7:VCC
    • U6:BST/FB/RON/SW/EN/UVLO
    • U7:SW/BOOT/EN/FB
    • L1:P1/P2
未决原因
  • DCDC的VCC/BST/BOOT/FB/RON/SW等脚需要严格按各芯片datasheet和原始附录A电源拓扑补外围电感、电容、电阻。
  • 本轮未把DCDC VCC偏置脚强行接到PWR_3V3/PWR_5V，以避免把内部偏置/旁路脚错误接电源轨。
后续建议
  1. 查询TPS561201DDCR、LMR33630BDDAR以及U7对应芯片datasheet。
  2. 补DCDC VCC旁路电容、BOOT电容、电感、FB分压、EN/UVLO/RON网络。
  3. 再跑全项目ERC。
边界
  • 本轮只修改Schematic。
  • 未做Layout、Placement或Routing。

  • 本轮完成

  • 当前ERC摘要

  • 未决原因

  • 后续建议

  • 边界