Bloqueo Fuente 12V


Encontré el error de la sub-tarea: cada testpoint 5018 trae un pad mecánico superpuesto al pad eléctrico y eso genera 11 errores de cobre solapado. Voy a retirar esos pads mecánicos duplicados, conservando el pad eléctrico de cada TP.
Me quedé bloqueado porque la cuenta ya no tiene ACUs disponibles, así que no puedo seguir ejecutando cambios ni crear el archivo de decisión.
Hecho hasta ahora
  • Inspeccioné el proyecto: había 11 testpoints Keystone 5018 agregados.
  • Detecté que esos 5018 causaban 11 errores DRC de cobre solapado por un pad mecánico duplicado.
  • Reemplacé los 11 testpoints por Generic Testpoint de un solo pad y los reconecté a sus redes originales: GND, 3V3, 5V_SYS, USB D±, ESP_EN, ESP_BOOT, ADC_AC_VOLTAGE, ADC_CURRENT, RELAY_SET_GPIO y RELAY_RESET_GPIO.
  • Confirmé que IRM-45-12 y RACM40-12SK/OF/PCB-T no están como partes exactas en la librería, y no agregué un módulo 12 V/3 A falso.
Bloqueos / riesgos abiertos
  • El proyecto todavía contiene cambios parciales inseguros del intento anterior: U2 = IRM-30-12 de 12 V/2.5 A, F2 = 2 A, J7, U6, C15–C17. Eso no cumple el requisito de salida auxiliar 12 V/3 A.
  • No pude revertir ni limpiar ese bloque parcial por falta de ACUs.
  • No pude crear/actualizar el archivo power-12v-production-decision.
  • Quedan DRC de airwires/routing; los errores de overlap de los testpoints quedaron abordados, pero falta verificación final completa.
Siguiente cuando haya ACUs
  1. Revertir/eliminar el bloque parcial 12 V subdimensionado (IRM-30-12, F2 2A, J7, U6, C15–C17) o reemplazarlo solo con un módulo real 40–45 W con footprint confiable.
  2. Restaurar la fuente original 5 V si corresponde o rediseñar la arquitectura con IRM-45-12/RACM40 real.
  3. Crear power-12v-production-decision documentando que ZMPT101B se mantiene y que 12 V/3 A queda bloqueado hasta disponer de parte/footprint certificado.
  4. Ejecutar ERC/DRC final y corregir airwires/placement pendientes.
Documentar bloqueo
Buscar alternativas 12V
Revisar DRC/ERC
Eliminar bloque parcial

Layout Final Notes
Estado final de layout
  • PCB configurada en 110 mm × 75 mm con esquinas redondeadas de 3 mm.
  • Stackup actualizado a 4 capas para mejorar retorno de corriente, EMI y ruteabilidad en una placa compacta con USB, ESP32-S3 y potencia AC.
  • Alimentación DC externa y expansión GPIO eliminadas del diseño según la revisión final del alcance.
  • Se mantienen: entrada AC aislada, relé 16 A, medición de corriente, medición de tensión, temperatura de placa, USB-C, BOOT/RESET, LEDs y dos entradas externas SELV protegidas.
  • Ruteo automático completado con 593 segmentos de ruta y 53 smart vias aplicadas.
Zonificación de seguridad
  • Zona AC/potencia: borneras de red/carga, fusible/protección, fuente AC/DC, sensor de corriente, relé y snubber.
  • Zona SELV/lógica: ESP32-S3, USB-C, regulador, entradas externas, LEDs y botones.
  • Mantener separación física AC–SELV en inspección visual de fabricación y no poblar/cablear modificaciones que reduzcan creepage/clearance.
Validación realizada
  • Verificación crítica post-routing ejecutada sin errores abiertos en: airwires, solapes de cobre/trazas, capas inválidas, huellas faltantes, componentes fuera de placa, solapes de cuerpos, trazas colgantes, stackup y acceso a pads.
Notas para fabricación real
  • Para 16 A, confirmar con el fabricante cobre de 2 oz o aumentar cobre/ancho efectivo en las rutas de carga si se usa 1 oz.
  • Validar térmicamente relé, borneras, fusible y rutas de carga con la carga real.
  • Usar caja plástica con alivio de tensión de cables, separación física entre cables AC y USB/SELV, y material apto para temperatura.
  • Antes de producción en serie: revisar Gerbers en visor externo, verificar rotaciones Pick-and-Place, confirmar BOM/MPN y realizar prueba Hi-Pot/aislamiento según norma aplicable.
  • Estado final de layout

  • Zonificación de seguridad

  • Validación realizada

  • Notas para fabricación real