Gas Sampling Pump PCB Design

flux

I created the V1 pump design package without overwriting the existing NH3 loop-transmitter schematic.
Open items:
  • The current project already contains a complete analog NH3 4–20 mA transmitter, so I did not replace the schematic/layout.
  • To build the full pump schematic and PCB, I need confirmation whether to overwrite this project or create/fork a separate pump project.
  • Exact pump model/stall current and target board dimensions are still assumptions.
Suggested next steps:
  1. Confirm: replace this project or create a separate pump project.
  2. Provide the pump datasheet/model if you have one.
  3. Then I can capture the full schematic, run ERC, create layout/routing, and generate the final BOM/firmware/bring-up docs.
mikaelle

mikaelle

Yes, create a separate pump project and start the full schematic there.

flux

I’ll create a separate pump project, then start schematic capture there so the existing NH3 transmitter stays intact.

flux

The new project is created: /mikaelle/gas-sampling-pump-pcb-design. I’ve started a dedicated schematic-capture thread there and will wait for its result before continuing verification/layout.

flux

Created the separate project and started schematic capture there: /mikaelle/gas-sampling-pump-pcb-design
Open items:
  • The schematic-capture thread is still running in the new project.
  • Layout/routing will wait until schematic/ERC is complete.
Suggested next steps:
  1. Open the new project to watch progress.
  2. Once schematic capture completes, ask me to review/fix ERC and continue to PCB layout.
Review then layout
Check schematic status
Run ERC fixes
Explain pump protection
Optimize for manufacturing
Sign up to send

Files

Schematic

Layout

Preview

Revisão dos Gerbers — Placa completa versão 1
Arquivos recebidos
  • copper_top.gbr
  • copper_bottom.gbr
  • gerber_job.gbrjob
  • profile.gbr
  • silkscreen_top.gbr
  • silkscreen_bottom.gbr
  • soldermask_top.gbr
  • soldermask_bottom.gbr
  • solderpaste_top.gbr
  • solderpaste_bottom.gbr
  • drill_1_64.xln
  • Placa completa versão 1.0 v11.txt
  • Placa completa versão 1.0 v3.mnt
  • Placa completa versão 1.0 v1.csv
  • Circuito.pdf
  • LayoutPCB.pdf
  • Placa completa versão 1.0.f3z
  • Placa completa versão 1.0 v12.png
  • PnP_Placa completa versão 1.0 v11_front.txt
Atualização — arquivo Pick-and-Place/CPL front recebido
Foi recebido e lido o arquivo PnP_Placa completa versão 1.0 v11_front.txt. Diferente dos arquivos anteriores .mnt e .csv, este arquivo contém uma tabela real de posicionamento para montagem, com os campos:
  • Designator
  • X
  • Y
  • Rotation
  • Value
  • Package
Resultado da extração
Foram identificados 38 componentes posicionados no arquivo. O nome do arquivo contém front, então ele deve ser tratado como CPL da face superior/front, embora a tabela em si não tenha uma coluna explícita Side/Layer.
Componentes extraídos:
  • Capacitores: C1–C7
  • Diodo: CR1
  • Módulo/conversor: DC1
  • CIs/op-amps/reguladores: IC2, IC3, IC4, IC5, IC7, U1, U2
  • Conector: J1
  • Transistores/JFET: Q1, Q2
  • Resistores/trimmer: R1–R20 conforme presentes no arquivo, incluindo R10
  • Sensor: U$3
Observações importantes do CPL
  1. Unidades não declaradas no arquivo
    As coordenadas parecem estar em milímetros, coerentes com os Gerbers exportados em mm, mas o arquivo não declara unidade. Confirmar no exportador/fabricante antes de usar para montagem.
  2. Sem coluna de lado/layer
    O arquivo parece ser da face superior por causa do nome front, mas a ausência de coluna Side pode exigir ajuste manual para fabricantes como JLCPCB/PCBWay.
  3. DC1 com campo Value vazio
    O componente DC1 tem package CMK, rotação 90.00, mas sem valor. Isso dificulta conferência automática contra BOM.
  4. R10 com campo Value vazio
    R10 aparece como package PV36P, provavelmente trimmer, mas sem valor. O BOM também já indicava falta de valor claro para esse trimmer. Isso precisa ser corrigido antes de montagem.
  5. U$3 com valor duplicado/estranho
    O sensor aparece como SENSOR_GS4NH3SENSOR_GS4NH3, package SENSOR_GS4NH3. Isso parece artefato de biblioteca/exportação. Confirmar footprint, orientação e se esse sensor deve ser montado automaticamente ou manualmente.
  6. Rotações presentes, mas precisam de verificação visual
    Rotações relevantes: DC1 90°, Q1 90°, IC5 270°, U1/U2 0°, maioria dos passivos 0°. Convenções de rotação variam por fabricante, então a orientação deve ser verificada no visualizador de montagem.
  7. CPL agora existe, mas não libera montagem sozinho
    O arquivo resolve a principal ausência de coordenadas X/Y/rotação, porém ainda precisa ser cruzado com BOM limpo, Gerbers de pasta, footprints e orientação dos componentes polarizados.
Checklist específico para o CPL antes de enviar para montagem
  • Confirmar se as coordenadas X/Y estão em mm e com origem correta para o fabricante.
  • Adicionar/confirmar coluna Side como Top/Front se o fabricante exigir.
  • Corrigir valor de DC1 no BOM/CPL.
  • Corrigir valor de R10 no BOM/CPL.
  • Corrigir texto/valor de U$3 para o MPN real do sensor DD-Scientific GS_4NH3/GS+4NH3 usado.
  • Verificar orientação de CR1, U1, U2, IC2, IC3, IC4, IC5, IC7, Q1, Q2, DC1, J1 e sensor no visualizador do montador.
  • Cruzar a lista de 38 posições com o BOM de 38 componentes físicos já extraído anteriormente.
  • Confirmar se componentes THT/manual, como J1, sensor ou trimmer, devem aparecer no CPL ou devem ser removidos/indicados como montagem manual.
Impacto no status da revisão
O status de montagem melhorou: agora há um arquivo de pick-and-place legível para a face superior. Ainda assim, a placa não deve ser liberada para montagem industrial até corrigir os campos ausentes/artefatos do BOM/CPL e verificar as rotações no visualizador do fabricante.
Atualização — comparação PnP/CPL vs BOM
Comparação feita entre:
  • PnP/CPL: PnP_Placa completa versão 1.0 v11_front.txt
  • BOM/partlist: Placa completa versão 1.0 v11.txt
  • O arquivo Placa completa versão 1.0 v1.csv foi tentado como fonte adicional, mas nesta leitura não retornou uma tabela BOM completa utilizável; a comparação principal usa o v11.txt.
Resultado geral
  • BOM: 38 componentes físicos somando as quantidades.
  • PnP/CPL: 38 posições de montagem.
  • Designadores faltando no PnP: nenhum encontrado.
  • Designadores extras no PnP: nenhum encontrado.
  • Valores/packages batem em geral: sim, para a maioria dos itens.
Portanto, a correspondência de designadores entre BOM e PnP está boa: todos os componentes listados na BOM aparecem no PnP, e o PnP não tem componentes fora da BOM.
Divergências e riscos encontrados

Table

ItemDivergência / riscoSeveridadeAção recomendada
R10BOM e PnP têm valor vazio; package PV36P. A BOM indica POT_PV36P, mas não informa resistência do trimmer.AltaDefinir valor nominal do trimmer e MPN completo antes de compras/montagem.
DC1BOM e PnP têm valor vazio; BOM usa device DC213R, package CMK, sem MPN.AltaInformar fabricante/MPN real e valor/função do módulo/conversor.
U$3BOM e PnP usam valor duplicado/artefato SENSOR_GS4NH3SENSOR_GS4NH3; MPN ausente.AltaCorrigir para o sensor real DD-Scientific GS_4NH3/GS+4NH3, fabricante e footprint/orientação.
Resistores R1/R2/R3/R4/R5/R7/R11/R12/R13/R16/R17/R18/R19/R20/R6/R8/R9Packages e valores batem entre BOM e PnP, mas a BOM atribui o mesmo MPN RLP73N2AR18FTDF a resistores de valores diferentes. Isso não é uma divergência PnP-vs-BOM, mas é uma divergência de compra/MPN.AltaCorrigir MPN individual para cada valor de resistor; o PnP não detecta esse erro porque não contém MPN.
CR1PnP valor D1; BOM valor D1, device 1N5824CR_1N5824_MCH, MPN 1N5824. Valor é pouco descritivo no PnP.MédiaTrocar valor exibido para 1N5824 ou confirmar polaridade/orientação no visualizador do montador.
IC5Valor/package batem, mas package MCP17003302ETO é pouco padronizado; MPN MCP1700-3302E/TO sugere encapsulamento TO/SOT-23, verificar compatibilidade com montagem SMT.MédiaConfirmar footprint físico e orientação no viewer.
Q1Valor/package batem (J310, TO-92-like). Pode ser componente through-hole/manual; aparece no PnP front.MédiaConfirmar se será montado automaticamente ou manualmente; se manual, remover do CPL ou marcar como DNP/manual conforme fabricante.
J1Valor/package batem (KF301-2P), mas pode ser through-hole/manual; aparece no PnP front.MédiaConfirmar se o montador aceita no CPL ou se deve ser excluído para montagem manual.
R10 trimmerAlém de valor vazio, trimmer pode exigir montagem/orientação manual; aparece no PnP.MédiaConfirmar se é SMT/through-hole e revisar orientação mecânica.
U1, U2, IC2, IC3, IC4, IC7, Q2, C1–C7Valores e packages conferem entre BOM e PnP.BaixaApenas verificar rotação/orientação, especialmente CIs, transistor e componentes polarizados.
Itens que conferem por designador, valor e package
Os seguintes itens estão consistentes entre BOM e PnP quanto a designador, valor e package:
  • C1: 10 nF, C0402
  • C2: 12 pF, C0402
  • C3, C4, C5, C6, C7: 100 nF, C0805
  • IC2, IC3, IC4, IC7: LMV321M7, SC70-5L
  • IC5: MCP1700-3302E_TO, MCP17003302ETO
  • U1: LM2660MM08A, M08A
  • U2: LM358PSRPS8, PS8
  • Q1: J310, TO170P419X482X1041-3P
  • Q2: MMBT3904, SOT23
  • J1: KF301-2P, HANDSON_KF301-2P
  • Resistores listados no PnP: valores e packages batem com a BOM, embora os MPNs da BOM precisem correção.
Conclusão da comparação
Não há divergência de presença/ausência entre BOM e PnP: ambos representam os mesmos 38 componentes. As divergências críticas são de qualidade dos dados: valores vazios (DC1, R10), MPN ausente/placeholder (DC1, U$3), valor duplicado/artefato no sensor, e MPNs de resistores aparentemente incorretos para múltiplos valores. Antes de enviar para montagem industrial, corrigir BOM e CPL para que cada linha tenha valor, package, MPN real, lado, coordenadas e rotação confirmados.
Atualização — imagem PNG do layout recebida
Atualização — análise do roteamento do sensor e riscos de ruído
Análise feita a partir da imagem de layout recebida e dos dados já registrados do BOM/Gerbers. Como ainda não há esquemático/netlist legível, esta avaliação é visual e de risco, não uma validação elétrica definitiva.
Região provável do sensor
  • A área circular grande à esquerda aparenta ser o footprint/região mecânica do sensor GS_4NH3.
  • Há componentes ativos e passivos próximos à parte inferior/esquerda (IC2, IC4, resistores e capacitores), provavelmente relacionados ao AFE.
  • Existem trilhas saindo da região do sensor para a eletrônica próxima, mas a imagem não permite identificar os nets WE/RE/CE nem medir comprimento/largura.
Riscos de ruído identificados visualmente
  1. Trilhas de sensor potencialmente longas/sem guarda visível
    Para sensor eletroquímico, principalmente no nó de eletrodo de trabalho/entrada do transimpedância, correntes são muito pequenas. Trilhas longas aumentam captação de EMI, fuga superficial e erro por contaminação/umidade. Na imagem não é visível um guard ring/guard trace em torno do nó de alta impedância.
  2. Possível proximidade entre sensor/AFE e seções de potência/loop
    A placa é compacta e a seção DC1/corrente de loop ocupa a região direita/central. Se as trilhas do sensor cruzarem ou ficarem próximas de nós com ripple do conversor, charge pump, transistor de saída ou loop 4–20 mA, há risco de acoplamento capacitivo/indutivo no AFE.
  3. Plano de cobre/terra sem estratégia confirmada
    A imagem mostra grande área verde/cobre, mas não dá para saber se é GND contínuo, terra analógico, terra de potência ou cobre sem net. Para AFE eletroquímico, retorno de sensor/AFE deve ser limpo e não compartilhar caminho de corrente pulsante com conversor DC-DC, charge pump ou transistor de saída.
  4. Entradas de alta impedância vulneráveis a fuga por máscara/contaminação
    Em ambiente industrial, umidade, poeira e resíduos de fluxo podem criar correntes de fuga comparáveis ao sinal do sensor. Se o nó inversor do TIA/WE tiver máscara, silk ou cobre adjacente sem guarda, isso pode causar offset e drift.
  5. Ausência visual de blindagem/isolamento de nós ruidosos
    Não é possível confirmar filtros RC diretamente nos pinos do sensor, separação física clara entre AFE e potência, nem barreira/keepout entre sensor e entrada 24 V. Isso é especialmente importante para cabos longos de 4–20 mA com surto/ESD.
  6. Vias e troca de camada não confirmadas em nets sensíveis
    Se WE/RE/CE usarem vias ou passarem no lado inferior sob áreas de potência, aumenta a área de loop e a exposição a ruído. Para nets de alta impedância, preferir rota curta, direta, em uma camada, com referência/guarda controlada.
Recomendações de layout para reduzir ruído
  1. Colocar o primeiro op-amp/TIA o mais perto possível do sensor; idealmente poucos milímetros dos pinos WE/RE/CE.
  2. Manter o nó inversor do TIA/WE extremamente curto e sem via; se possível, usar guard ring/guard trace acionado no mesmo potencial da entrada sensível.
  3. Separar fisicamente a região do sensor/AFE da entrada 24 V, conversor DC-DC/charge pump, transistor/MOSFET de saída e resistor de sense do loop.
  4. Roteamento do sensor em camada superior, curto e direto; evitar passar por baixo de indutores/conversores, trilhas de loop 4–20 mA e nós com alta dv/dt.
  5. Usar terra analógico local para AFE e unir ao terra de potência em ponto controlado, evitando que corrente do loop retorne pelo mesmo caminho do AFE.
  6. Implementar filtro passa-baixa próximo ao TIA/estágio de condicionamento, mas garantindo estabilidade do op-amp com a capacitância do sensor e do filtro.
  7. Manter área limpa/sem silk e com máscara adequada ao redor dos nós de alta impedância; considerar limpeza de montagem e coating compatível se o ambiente for úmido/industrial.
  8. Colocar proteção de surto/ESD e filtro EMI no conector de loop, antes da eletrônica sensível, com caminho de descarga curto e robusto para o retorno adequado.
  9. Se a placa permanecer 2 camadas, reservar uma face/área como referência de GND o mais contínua possível sob o AFE, sem fendas cruzadas por sinais sensíveis.
  10. Na revisão final, identificar explicitamente nets WE, RE, CE, saída do TIA, referência analógica, resistor de sense e loop 24 V no esquemático/netlist.
Severidade
  • Risco principal: alto para ruído/offset se as trilhas do sensor de alta impedância não tiverem guarda, separação e retorno limpo.
  • Risco de fabricação: médio, pois os Gerbers mostram trilhas finas fabricáveis, mas ainda sem validação de clearances e drill confiável.
  • Risco de validação: alto enquanto não houver esquemático/netlist legível para mapear WE/RE/CE e o AFE real.
Arquivos necessários para concluir esta parte
  • Esquemático legível ou arquivo .sch/.brd/netlist com nomes de nets.
  • Imagem/layout em alta resolução ou Gerber renderizado com identificação de top/bottom e vias.
  • Marcação dos pinos do sensor GS_4NH3 no footprint: WE, RE, CE e demais pinos mecânicos/NC.
Conclusão: visualmente, a região do sensor parece estar à esquerda e relativamente próxima de parte do AFE, o que é bom, mas a revisão não mostra evidência suficiente de guarda, separação clara de potência/loop, ou controle de retorno para os nós de altíssima impedância. Antes de fabricar, eu recomendo confirmar e, se necessário, refazer o roteamento dos nets WE/RE/CE com prioridade máxima de baixo ruído.
Foi recebida a imagem Placa completa versão 1.0 v12.png, mostrando uma visualização 3D/top-view da PCB montada/roteada.
Achados visuais extraídos
Componentes/designadores visíveis na imagem:
  • resistores: R3, R4, R5, R6, R7, R8, R9, R10, R11, R12, R13, R14, R15, R16, R17, R18;
  • capacitores visíveis: pelo menos C3 e outros capacitores próximos a CIs, incluindo marcações como C4 e outros parcialmente legíveis;
  • CIs visíveis: IC2, IC3, IC4 e região de outros CIs/footprints;
  • transistor: Q2;
  • conectores/módulos: J1 e DC1.
Verificação analógico-only pela imagem
Na imagem não há identificação clara de MCU, ADC, DAC ou CI lógico. Porém, os CIs IC2, IC3 e IC4 aparecem apenas por designador, sem MPN/função impressa; portanto a imagem sozinha não prova que eles sejam op-amps. A conclusão continua dependendo do BOM/esquemático. Pelo BOM recebido anteriormente, esses CIs parecem ser op-amps LMV321M7, o que é compatível com o requisito analógico, mas isso precisa ser confirmado contra esquemático/MPNs finais.
Observações de layout visíveis
  • A placa parece compacta e de 2 camadas, com muitos componentes SMD distribuídos principalmente na face superior.
  • Há uma área grande circular à esquerda, provavelmente relacionada ao sensor; isso é coerente com a necessidade de manter o sensor fisicamente separado de parte da eletrônica.
  • O conector J1 está na borda superior direita, o que é adequado para interface externa/cabos.
  • O módulo/footprint DC1 ocupa uma área grande no lado direito/centro, sugerindo que a seção de alimentação/loop fica próxima dessa região.
  • A separação entre domínio analógico sensível e domínio de potência não fica totalmente clara na imagem; seria melhor validar com netlist/layout vetorial.
  • Não é possível medir larguras de trilha, clearances, distância cobre-borda, isolamento de surto/ESD, anéis anulares ou furação a partir desta imagem redimensionada.
Riscos e pendências que permanecem
  1. Confirmar no esquemático que IC2, IC3, IC4 e demais CIs são apenas op-amps/referências analógicas, sem ADC/DAC/lógica.
  2. Confirmar que o roteamento do sensor tem trilhas curtas, alta impedância protegida contra fuga/contaminação e afastamento de nós ruidosos de DC-DC/loop.
  3. Confirmar que a entrada de 24 V/loop possui proteção contra reversão, surto, ESD, OVP/UVLO/OCP e filtro EMI conforme especificação.
  4. Confirmar que há estratégia de aterramento adequada para AFE de sensor eletroquímico e estágio 4–20 mA.
  5. Validar em Gerber viewer as dimensões, drill, máscara de solda, paste, outline e alinhamento entre camadas.
Conclusão da imagem
A imagem ajuda a visualizar o posicionamento geral, mas não libera a placa para fabricação nem valida a conformidade elétrica. Ela reforça que não há componente digital óbvio visível, mas a verificação final ainda precisa de esquemático legível ou arquivos fonte EAGLE/Fusion/KiCad.
Atualização — arquivo Fusion 360 .f3z recebido
O arquivo Placa completa versão 1.0.f3z foi recebido. Nesta sessão, a leitura automática não encontrou conteúdo técnico indexável dentro do arquivo — não foi possível extrair com confiança geometria, dimensões da placa, modelo 3D, posicionamento, BOM, esquemático ou nets.
Interpretação
Arquivos .f3z do Fusion 360 normalmente servem melhor como referência mecânica/3D do projeto, não como fonte primária para revisão elétrica ou liberação de fabricação. Mesmo quando processáveis, eles geralmente não substituem:
  • Gerbers + drill para fabricação da PCB;
  • BOM limpo com MPNs reais para compras;
  • CPL/pick-and-place para montagem SMT;
  • esquemático ou netlist para revisão elétrica.
Impacto na revisão
O .f3z não remove nenhuma pendência crítica já aberta. A revisão continua limitada pelos mesmos bloqueios:
  • falta de esquemático legível para validar conectividade e requisito analógico puro;
  • falta de CPL verdadeiro com X/Y/rotação/lado;
  • necessidade de validar drill/outline em visualizador independente;
  • necessidade de corrigir BOM/MPNs antes de compras ou montagem.
Ação recomendada
Se a intenção do .f3z era fornecer referência mecânica, exporte também um STEP .step/.stp ou PDF/desenho mecânico com dimensões principais. Se a intenção era revisar eletrônica, envie os arquivos fonte do EAGLE/Fusion Electronics (.sch/.brd) ou um esquemático PDF vetorial/alta resolução.
Status da revisão
Esta é uma revisão parcial dos arquivos Gerber, drill e BOM/partlist enviados. Ainda faltam arquivos essenciais para liberar fabricação/montagem:
  • Esquemático — necessário para verificar função elétrica, conformidade analógica, proteção, AFE e malha 4–20 mA.
  • Esquemático — continua necessário para liberar a revisão elétrica completa.
Atualização — PDFs de esquemático e layout recebidos
Foram recebidos:
  • Circuito.pdf
  • LayoutPCB.pdf
Resultado da extração automática
A tentativa de leitura/OCR dos PDFs não retornou conteúdo técnico utilizável nesta sessão:
  • Circuito.pdf: não foi possível extrair componentes, designadores, valores, nets, nomes de CIs ou conectividade elétrica.
  • LayoutPCB.pdf: não foi possível extrair dimensões da placa, posicionamento, larguras de trilha, clearances, vias ou detalhes de camadas.
Impacto na revisão
Esses PDFs confirmam que os arquivos foram recebidos, mas não liberam a revisão elétrica nem a revisão de layout, porque o conteúdo não ficou legível para análise automatizada. A avaliação de conformidade “analógico puro / sem MCU / sem ADC / sem DAC / sem lógica” continua baseada apenas no BOM/partlist anterior, no qual não apareceram MCU, ADC, DAC ou lógica digital.
Ação recomendada
Para uma revisão confiável, reenviar pelo menos um destes formatos:
  1. esquemático em PDF vetorial/alta resolução, com texto selecionável ou exportação direta do EAGLE/Fusion/KiCad;
  2. arquivo fonte do esquemático/PCB (.sch/.brd, KiCad, Altium etc.);
  3. imagens PNG de alta resolução do esquemático e layout;
  4. netlist elétrica, idealmente IPC-D-356 ou netlist exportada da ferramenta EDA.
Enquanto isso, os principais bloqueios permanecem: confirmar conectividade do sensor GS_4NH3, topologia do AFE, ajuste de zero/span, estabilidade do current sink 4–20 mA, proteção de entrada 24 V e adequação do layout para ruído/EMI/surto.
Atualização — arquivo .csv recebido
O arquivo Placa completa versão 1.0 v1.csv foi recebido e analisado. Ele não é um CPL/pick-and-place, pois não contém coordenadas X/Y, rotação, nem lado de montagem por componente. O arquivo é outro BOM/partlist separado por ponto e vírgula.
Características extraídas:
  • delimitador: ;;
  • 23 linhas físicas, incluindo cabeçalho;
  • 22 linhas de dados;
  • 10 colunas nomeadas + uma coluna vazia final causada por delimitador no fim da linha;
  • colunas: Reference Designators, Quantity, Description, Package, Value, Manufacturer, Manufacturer Part Number, Vendor, Vendor Part Number, Top/Bottom.
Observações importantes:
  • A coluna Top/Bottom contém - em todas as linhas, então não informa o lado real de montagem.
  • O arquivo agrupa vários designadores em uma mesma linha, por exemplo C3, C4, C5, C6, C7, C8, o que é aceitável para BOM, mas não para CPL de montagem.
  • Não há campos X, Y, Rotation ou Layer/Side; portanto não serve para programação de pick-and-place.
  • Continua necessário enviar um CPL real em CSV/TXT com Designator, Value, Package, X, Y, Rotation, Side/Layer.
Comparação com o BOM anterior:
  • Este CSV confirma a ausência aparente de MCU, ADC, DAC e lógica digital na lista de componentes.
  • Confirma vários pontos já suspeitos: resistores com metadados/MPNs provavelmente incorretos, R10 PV36P sem valor claro, sensor SENSOR_GS4NH3 como placeholder, J310 marcado como obsoleto, e vários componentes ativos com fabricante/MPN incompletos.
Conclusão de montagem:
Mesmo com este CSV, a montagem SMT ainda não deve ser liberada sem um CPL verdadeiro. Para fabricação apenas da placa nua, Gerbers + drill podem ser suficientes se o visualizador do fabricante confirmar outline e furos; para montagem, faltam posições e rotações.
Atualização — arquivo .mnt recebido
O arquivo Placa completa versão 1.0 v3.mnt foi recebido como provável arquivo de montagem/pick-and-place do EAGLE/Fusion. Nesta sessão, a ferramenta de leitura não conseguiu extrair de forma confiável as linhas de posicionamento, então ainda não foi possível confirmar:
  • lista de designadores presentes no CPL;
  • coordenadas X/Y;
  • rotação de cada componente;
  • face/layer de montagem;
  • correspondência entre CPL, BOM e Gerbers de pasta;
  • se todos os componentes SMD do BOM aparecem no arquivo de montagem;
  • se há componentes THT que não devem aparecer no CPL.
Ação recomendada: reenviar o arquivo de pick-and-place em CSV/TXT ASCII com colunas claras, idealmente Designator, Value, Package, X, Y, Rotation, Side/Layer. Se o fabricante for JLCPCB/PCBWay, exportar no formato CPL aceito pelo fabricante e conferir rotações no visualizador de montagem antes de aprovar a produção.
Status de montagem SMT
Com os arquivos atuais, a fabricação da PCB pode ser revisada parcialmente, mas a montagem automatizada ainda não deve ser liberada sem um CPL legível e cruzado contra o BOM. O BOM indica vários componentes SMD/ativos, então o arquivo de montagem é relevante para evitar erro de posição, rotação ou lado.
Atualização — drill e BOM/partlist recebidos
Drill / Excellon
O arquivo drill_1_64.xln foi recebido, mas a ferramenta de análise não conseguiu extrair seu conteúdo de forma confiável nesta sessão. Portanto, ainda não foi possível confirmar:
  • unidades e formato Excellon;
  • diâmetros de broca;
  • contagem de furos por ferramenta;
  • total de furos;
  • separação PTH/NPTH;
  • compatibilidade dos furos com pads e conectores.
Ação recomendada: abrir o pacote Gerber + Excellon em um visualizador independente, como o visualizador do fabricante, KiCad GerbView ou gerbv, e confirmar se os furos alinham com pads, vias, sensor e borne. Se possível, reenviar o drill em ASCII Excellon padrão ou compactar todos os Gerbers + drill em um único ZIP.
BOM / partlist
O arquivo Placa completa versão 1.0 v11.txt foi lido como partlist exportado do Fusion/EAGLE. Ele contém quantidades, valores, dispositivos, pacotes, designadores, descrições e alguns MPNs, mas não contém conectividade elétrica, nets, pinos ou esquemático.
Resumo do BOM:
  • 23 linhas de BOM;
  • 38 componentes físicos por quantidade/designadores;
  • Sensor informado: U$3 SENSOR_GS4NH3...;
  • Circuito ativo principal: reguladores/conversores, op-amps, transistor NPN, JFET e diodo Schottky.
Verificação do requisito “analógico puro / sem digital”
Com base apenas no BOM recebido:
  • MCU: não encontrado.
  • ADC: não encontrado.
  • DAC: não encontrado.
  • CI lógico/digital: não encontrado.
Caveat importante: DC1 DC213R e U$3 SENSOR_GS4NH3... estão pouco especificados no BOM. Não dá para confirmar 100% se módulos internos ou variantes desses itens contêm circuitos digitais sem datasheet/MPN completo. O BOM também não substitui o esquemático; ainda é necessário revisar o circuito real.
Componentes ativos identificados
  • IC5 — MCP1700-3302E_TO, LDO 3,3 V, Microchip MCP1700-3302E/TO.
  • DC1 — DC213R, DC-DC converter/module, MPN/manufacturer pouco claro.
  • U1 — LM2660MM08A, conversor de tensão por capacitor chaveado / charge pump, TI; MPN parece incompleto no campo de fabricante (LM2660M).
  • U2 — LM358PSRPS8, op-amp duplo TI LM358PSR.
  • IC2, IC3, IC4, IC7 — LMV321M7, op-amps simples; metadata de fabricante/MPN limitada.
  • Q1 — J310, JFET N-channel, indicado como obsoleto.
  • Q2 — MMBT3904, transistor NPN.
  • CR1 — 1N5824, diodo Schottky.
Problemas de BOM / compras
  1. Problema grave nos MPNs dos resistores: muitos resistores com valores diferentes (100K, 10K, 15K, 180K, 1M, 20K, 250) aparecem todos com o mesmo dispositivo/MPN 1-2176053-4 / RLP73N2AR18FTDF, descrito como resistor low-ohmic R18. Isso provavelmente está incorreto e precisa ser corrigido antes de compra/montagem.
  2. DC1 DC213R sem MPN claro: não é possível comprar/verificar sem fabricante e part number completos.
  3. R10 POT_PV36P sem valor claro: o trimmer precisa de resistência e MPN completo.
  4. Q1 J310 obsoleto: deve ser substituído por alternativa ativa se o projeto for industrial/produção.
  5. J1 KF301-2P genérico / possível indisponibilidade: confirmar part number real, pitch, corrente, tensão e orientação mecânica.
  6. U1 LM2660MM08A com MPN possivelmente incompleto: confirmar sufixo exato orderable.
  7. LMV321M7 com metadata insuficiente: confirmar fabricante, grade de temperatura e encapsulamento.
  8. U$3 SENSOR_GS4NH3... placeholder: precisa virar DD-Scientific GS+4NH3 ou MPN correto equivalente, com fabricante e footprint confirmados.
  9. Há artefatos de exportação em algumas descrições, sugerindo que o BOM precisa de limpeza antes de ser enviado para compras.
Observações extraídas dos Gerbers
Camadas e origem
Os Gerbers indicam exportação do EAGLE em RS-274X, com unidades em mm e formato coordenado %FSLAX34Y34*%.
Foram identificadas camadas de:
  • cobre superior e inferior;
  • máscara superior e inferior;
  • pasta superior e inferior;
  • silkscreen superior e inferior;
  • perfil/outline separado.
Isso sugere uma placa 2 camadas, mas a confirmação final depende do gbrjob completo e/ou stackup de fabricação.
Larguras / features observadas
  • No cobre superior há aperturas incluindo 0,250 mm, 0,254 mm, 0,1524 mm e uma abertura muito fina de 0,0762 mm.
  • No cobre inferior há abertura de rota de 0,1524 mm e pads grandes para conectores/terminais.
  • No silkscreen superior há linhas/texto com larguras de 0,0762 mm, 0,100 mm, 0,127 mm, 0,1524 mm, 0,2032 mm, 0,300 mm e 0,500 mm.
Riscos DFM preliminares
  1. Arquivo de furação ausente — não é possível fabricar corretamente vias, furos de conectores, sensor ou montagem sem Excellon/drill.
  2. Outline não foi extraído com sucesso pela ferramenta — o arquivo profile.gbr precisa ser verificado em um visualizador Gerber, e idealmente reenviado se houver erro de exportação.
  3. Gerber job não foi extraído com sucesso — o gerber_job.gbrjob não pôde ser lido aqui; confirme stackup, espessura e lista de layers no fabricante.
  4. Traços de 0,1524 mm são fabricáveis em muitos fabricantes, mas podem ser apertados para uma placa industrial com surto/ESD/cabos longos; revisar regras do fabricante e corrente/queda de tensão.
  5. Silkscreen de 0,0762–0,100 mm pode ficar pouco legível ou ser removido por regras automáticas do fabricante; preferir ≥0,127–0,150 mm para texto crítico.
  6. Sem netlist IPC-D-356 — não é possível fazer comparação elétrica Gerber-vs-netlist.
  7. Sem esquemático/BOM — não dá para verificar se há MCU, ADC, DAC ou lógica digital, nem se o design atende ao requisito analógico-only.
Checklist recomendado antes de fabricação
Bloqueante
  • Enviar esquemático completo ou netlist para revisão elétrica.
  • Validar/reexportar drill/Excellon se o fabricante ou visualizador independente não reconhecer corretamente.
  • Corrigir MPNs/valores do BOM, especialmente resistores, trimmer, sensor e módulos/conversores.
  • Confirmar outline fechado no visualizador Gerber.
  • Confirmar que não existem camadas internas ausentes.
Recomendado
  • Enviar pick-and-place se for montagem SMT.
  • Enviar IPC-D-356 netlist para teste elétrico/validação.
  • Validar Gerbers em visualizador independente do fabricante.
  • Conferir alinhamento entre copper, soldermask, paste, silk e outline.
  • Conferir máscara entre pads pequenos para evitar slivers.
  • Conferir clearance de cobre até borda.
  • Conferir largura mínima de trilhas e espaçamentos conforme fabricante escolhido.
Próximos arquivos necessários
Para continuar a revisão completa do transmissor de amônia 4–20 mA, envie:
  1. esquemático em PDF ou arquivo EDA;
  2. pick-and-place/CPL em CSV/TXT legível se houver montagem;
  3. opcional: netlist IPC-D-356;
  4. opcional: BOM em CSV/XLSX limpo, com MPNs reais e valores corretos.
Com esses arquivos será possível revisar:
  • violações do requisito analógico puro;
  • presença de MCU/ADC/DAC/lógica;
  • proteção de entrada 24 V;
  • interface do sensor eletroquímico;
  • condicionamento 0–100 ppm para 4–20 mA;
  • estabilidade do current sink;
  • EMI/ESD/surto;
  • BOM industrial e montagem.

  • Arquivos recebidos

  • Atualização — arquivo Pick-and-Place/CPL front recebido

  • Resultado da extração

  • Observações importantes do CPL

  • Checklist específico para o CPL antes de enviar para montagem

  • Impacto no status da revisão

  • Atualização — comparação PnP/CPL vs BOM

  • Resultado geral

  • Divergências e riscos encontrados

  • Itens que conferem por designador, valor e package

  • Conclusão da comparação

  • Atualização — imagem PNG do layout recebida

  • Atualização — análise do roteamento do sensor e riscos de ruído

  • Região provável do sensor

  • Riscos de ruído identificados visualmente

  • Recomendações de layout para reduzir ruído

  • Severidade

  • Arquivos necessários para concluir esta parte

  • Achados visuais extraídos

  • Verificação analógico-only pela imagem

  • Observações de layout visíveis

  • Riscos e pendências que permanecem

  • Conclusão da imagem

  • Atualização — arquivo Fusion 360 `.f3z` recebido

  • Interpretação

  • Impacto na revisão

  • Ação recomendada

  • Status da revisão

  • Atualização — PDFs de esquemático e layout recebidos

  • Resultado da extração automática

  • Impacto na revisão

  • Ação recomendada

  • Atualização — arquivo `.csv` recebido

  • Atualização — arquivo `.mnt` recebido

  • Status de montagem SMT

  • Atualização — drill e BOM/partlist recebidos

  • Drill / Excellon

  • BOM / partlist

  • Verificação do requisito “analógico puro / sem digital”

  • Componentes ativos identificados

  • Problemas de BOM / compras

  • Observações extraídas dos Gerbers

  • Camadas e origem

  • Larguras / features observadas

  • Riscos DFM preliminares

  • Checklist recomendado antes de fabricação

  • Bloqueante

  • Recomendado

  • Próximos arquivos necessários