# MC8641DTVJ1333JE (Component) ## Description NXP MCU MC8641DTVJ1333JE FC-CBGA-1023_L33.0-W33.0-P1.00-BL_NXP_MC8641 LCSC Part Number: C1556024 JLCPCB Part Class: Extended Part Manufactured by NXP(恩智浦) ## Component Details - **Owner:** lcsc - **Created:** 3/17/2026 - **Last Updated:** 3/17/2026 - **Visibility:** Public - **Part Type:** NXP MCU - **Package or Case Code:** FC-CBGA-1023_L33.0-W33.0-P1.00-BL_NXP_MC8641 - **LCSC Part Number:** C1556024 - **Manufacturer Name:** NXP(恩智浦) - **JLCPCB Part Class:** Extended Part - **Manufacturer Part Number:** MC8641DTVJ1333JE ## Distributor Pricing (qty 1) *Pricing shown for quantity 1. For price breaks and other quantities, open in Flux.* | Distributor | Unit Price (qty 1) | Stock | |------------|--------------------|-------| | [LCSC](https://www.lcsc.com/product-detail/C1556024.html) | $477.1584 | 0 | | [Mouser](https://www.mouser.com/ProductDetail/NXP-Semiconductors/MC8641DTVJ1333JE?qs=oL5aRUx1ddhd2mjTg0vxew%3D%3D) | N/A | N/A | | [Verical](https://www.verical.com/pd/nxp-semiconductors-microprocessor-MC8641DTVJ1333JE-4066488?utm_currency=USD) | $1,863.33 | 1.1K | - **Part Type:** Integrated Circuits - **Sub-Type:** Embedded Processor - **Manufacturer:** NXP - **MPN:** MC8641DTVJ1333JE - **Mount Type:** PCB - **Package / Case Code:** Other - **Pin Count:** 874 - **Logic Function:** Control Unit ## Pins | Pin | Name | Type | |-----|------|------| | A2 | D2_MDQS[1]# | | | A3 | D2_MDQ[9] | | | A4 | D2_MDQ[12] | | | A5 | D2_MDQ[7] | | | A6 | D2_MDQS[0]# | | | A7 | D2_MDQ[0] | | | A8 | D1_MDQ[11] | | | A9 | D1_MDQ[14] | | | A11 | D1_MDQ[13] | | | A12 | D1_MDQ[12] | | | A14 | D1_MDQ[1] | | | A15 | D1_MDQ[4] | | | A16 | IIC1_SDA | | | A21 | IIC2_SDA | | | A31 | UART_CTS[0]# | | | A32 | UART_SOUT[1] | | | AA5 | D2_MCS[2]# | | | AA6 | D1_GVDD | | | AA7 | D1_MCK[3]# | | | AA12 | VDD_Core0 | | | AA24 | XGND | | | AA25 | XVDD_SRDS2 | | | AA26 | SD2_IMP_CAL_RX | | | AA28 | SD2_TX[1]# | | | AA30 | SGND | | | AA31 | SD2_RX[1]# | | | AA32 | SD2_RX[1] | | | AB2 | D2_MDQS[4]# | | | AB4 | D2_GVDD | | | AB5 | D2_MCAS# | | | AB6 | D1_MDQ[36] | | | AB8 | D1_MDQ[37] | | | AB9 | D1_MCS[0]# | | | AB10 | D1_GVDD | | | AB19 | TSEC2_TX_ER/cfg_dram_type[1] | | | AB22 | TSEC1_TX_EN | | | AB26 | SD2_TX[2]# | | | AB27 | XGND | | | AB28 | XVDD_SRDS2 | | | AB29 | SD2_RX[2]# | | | AB30 | SD2_RX[2] | | | AB31 | SGND | | | AC2 | D2_GVDD | | | AC6 | D1_MDQ[32] | | | AC7 | D1_MDQ[33] | | | AC8 | D1_GVDD | | | AC9 | D1_MODT[0] | | | AC12 | D1_MCS[2]# | | | AC22 | TSEC1_TX_CLK | | | AC23 | TSEC1_TXD[1]/GPOUT[1]/cfg_platform_freq | | | AC25 | XGND | | | AC26 | XVDD_SRDS2 | | | AC28 | SD2_TX[3]# | | | AC29 | SGND | | | AC31 | SD2_RX[3]# | | | AC32 | SD2_RX[3] | | | AD6 | D2_GVDD | | | AD10 | D1_MCS[1]# | | | AD11 | D1_MCS[3]# | | | AD12 | D1_GVDD | | | AD22 | TSEC1_TXD[7]/GPOUT[7]/cfg_tsec1_prtcl[1] | | | AD24 | Reserved | | | AD25 | NC | | | AD26 | NC | | | AD27 | XVDD_SRDS2 | | | AD28 | XGND | | | AD29 | SD2_DLL_TPD | | | AD30 | SD2_DLL_TPA | | | AD32 | SGND | | | AE3 | D2_MDQS[5]# | | | AE4 | D2_GVDD | | | AE6 | D2_MODT[0] | | | AE9 | D1_MDQ[38] | | | AE10 | D1_GVDD | | | AE11 | D1_MODT[2] | | | AE22 | TSEC1_TXD[6]/GPOUT[6]/cfg_tsec1_prtcl[0] | | | AE25 | XVDD_SRDS2 | | | AE26 | XGND | | | AE28 | SD2_TX[4]# | | | AE30 | SGND | | | AE31 | SD2_REF_CLK# | | | AE32 | SD2_REF_CLK | | | AF2 | D2_GVDD | | | AF6 | D2_MCS[1]# | | | AF7 | D2_MCS[3]# | | | AF8 | D1_GVDD | | | AF9 | D1_MDQ[39] | | | AF10 | D1_MODT[3] | | | AF12 | D1_MODT[1] | | | AF25 | TSEC1_TXD[0]/GPOUT[0]/cfg_alt_boot_vec# | | | AF27 | XGND | | | AF28 | XVDD_SRDS2 | | | AF29 | SD2_PLL_TPD | | | AF31 | SD2_PLL_TPA | | | AG4 | D2_MCK[5] | | | AG5 | D2_MCK[5]# | | | AG7 | D2_MODT[1] | | | AG8 | D1_MDQ[34] | | | AG10 | D1_MCK[5] | | | AG11 | D1_MCK[5]# | | | AG12 | D1_GVDD | | | AG24 | TSEC1_TXD[2]/GPOUT[2]/cfg_device_id[5] | | | AG26 | Reserved | | | AG28 | SD2_TX[5]# | | | AG29 | SGND | | | AG31 | Reserved | | | AG32 | Reserved | | | AGND_SRDS1 | P30 | | | AGND_SRDS2 | AF30 | | | AH5 | D2_MA[13] | | | AH8 | D1_MDQ[44] | | | AH9 | D1_MDQ[35] | | | AH10 | D1_GVDD | | | AH11 | D1_MCK[2] | | | AH12 | D1_MCK[2]# | | | AH25 | TSEC1_GTX_CLK | | | AH26 | TSEC1_TX_ER | | | AH27 | XVDD_SRDS2 | | | AH28 | XGND | | | AH29 | SD2_RX[4]# | | | AH30 | SD2_RX[4] | | | AH32 | SGND | | | AJ3 | D2_MCK[2] | | | AJ4 | D2_MCK[2]# | | | AJ6 | D2_MDQS[7]# | | | AJ8 | D1_GVDD | | | AJ10 | D1_MDQ[46] | | | AJ12 | D1_MDQ[49] | | | AJ14 | D1_GVDD | | | AJ15 | D1_MDQ[60] | | | AJ16 | D1_MDQ[57] | | | AJ20 | TSEC3_TXD[3]/cfg_core1_lm_offset# | | | AJ21 | TSEC3_TXD[1]/cfg_spare[1] | | | AJ26 | XGND | | | AJ28 | SD2_TX[6]# | | | AJ30 | SGND | | | AJ31 | SD2_RX[5]# | | | AJ32 | SD2_RX[5] | | | AK2 | D2_MDQS[6]# | | | AK8 | D1_MDQ[45] | | | AK10 | D1_MDQ[47] | | | AK11 | D1_MDQ[43] | | | AK12 | D1_GVDD | | | AK14 | D1_MDQ[55] | | | AK18 | D1_MDQ[58] | | | AK21 | TSEC3_TXD[5]/cfg_tsec3_reduce | | | AK27 | XGND | | | AK28 | XVDD_SRDS2 | | | AK29 | SD2_RX[6]# | | | AK30 | SD2_RX[6] | | | AK31 | SGND | | | AL8 | D1_MDQ[40] | | | AL10 | D1_GVDD | | | AL11 | D1_MDQ[52] | | | AL12 | D1_MDQ[48] | | | AL14 | D1_MDQ[50] | | | AL16 | D1_GVDD | | | AL18 | D1_MDQ[59] | | | AL21 | TSEC3_TXD[0]/cfg_spare[0] | | | AL23 | EC1_GTX_CLK125 | | | AL26 | XGND | | | AL28 | SD2_TX[7]# | | | AL29 | SGND | | | AL31 | SD2_RX[7]# | | | AL32 | SD2_RX[7] | | | AM8 | D1_MDQ[41] | | | AM10 | D1_MDQ[42] | | | AM11 | D1_MDQ[53] | | | AM13 | D1_MDQ[54] | | | AM14 | D1_MDQ[51] | | | AM15 | D1_MDQ[56] | | | AM18 | D1_MVREF | | | AM20 | TSEC3_TXD[2]/cfg_core1_enable | | | AM23 | EC2_GTX_CLK125 | | | AM27 | XVDD_SRDS2 | | | AM28 | XGND | | | AM29 | SD2_IMP_CAL_TX | | | AM32 | SGND | | | ASLEEP | C19 | | | AVDD_Core0 | B20 | | | AVDD_Core1 | A19 | | | AVDD_LB | A20 | | | AVDD_PLAT | B19 | | | AVDD_SRDS1 | P32 | | | AVDD_SRDS2 | AF32 | | | B2 | D2_GVDD | | | B4 | D2_MDQ[13] | | | B5 | D2_GVDD | | | B7 | D2_MDQ[1] | | | B8 | D2_GVDD | | | B9 | D1_MDQ[15] | | | B11 | D1_GVDD | | | B12 | D1_MDQ[2] | | | B13 | D1_MDQ[6] | | | B14 | D1_GVDD | | | B15 | D1_MDQ[5] | | | B17 | IIC1_SCL | | | B18 | HRESET# | | | B21 | IIC2_SCL | | | B23 | DMA_DREQ[2]#/LCS[5]# | | | B30 | IRQ[9]/DMA_DREQ[3]# | | | B31 | UART_CTS[1]# | | | B32 | UART_SIN[0] | | | C1 | D2_MDQ[15] | | | C2 | D2_MDQ[14] | | | C3 | GND | | | C4 | D2_MDQ[8] | | | C5 | D2_MDQ[2] | | | C6 | GND | | | C8 | D2_MDQ[4] | | | C9 | GND | | | C11 | D1_MDQ[8] | | | C12 | GND | | | C13 | D1_MDQ[7] | | | C15 | GND | | | C20 | SRESET_0# | | | C21 | SRESET_1# | | | C23 | GND | | | C26 | GND | | | C30 | IRQ[10]/DMA_DACK[3]# | | | C31 | UART_RTS[0]# | | | C32 | UART_SIN[1] | | | CKSTP_IN# | L18 | | | CKSTP_OUT# | L17 | | | CLK_OUT | B16 | | | D1 | D2_MDQ[20] | | | D1_MA[0] | Y10 | | | D1_MA[1] | W8 | | | D1_MA[2] | W9 | | | D1_MA[3] | V7 | | | D1_MA[4] | V8 | | | D1_MA[5] | U6 | | | D1_MA[6] | V10 | | | D1_MA[7] | U9 | | | D1_MA[8] | U7 | | | D1_MA[9] | U10 | | | D1_MA[10] | Y9 | | | D1_MA[11] | T6 | | | D1_MA[12] | T8 | | | D1_MA[13] | AE12 | | | D1_MA[14] | R7 | | | D1_MA[15] | P6 | | | D1_MBA[0] | AA8 | | | D1_MBA[1] | AA10 | | | D1_MBA[2] | T9 | | | D1_MCAS# | AC10 | | | D1_MDM[0] | C14 | | | D1_MDM[1] | A10 | | | D1_MDM[2] | G11 | | | D1_MDM[3] | H9 | | | D1_MDM[4] | AD7 | | | D1_MDM[5] | AJ9 | | | D1_MDM[6] | AM12 | | | D1_MDM[7] | AK16 | | | D1_MDM[8] | N10 | | | D1_MDQ[61] | AL15 | | | D1_MDQ[62] | AL17 | | | D1_MDQ[63] | AM17 | | | D1_MDQS[0] | A13 | | | D1_MDQS[0]# | D14 | | | D1_MDQS[1] | C10 | | | D1_MDQS[1]# | B10 | | | D1_MDQS[2] | H12 | | | D1_MDQS[2]# | H13 | | | D1_MDQS[3] | J7 | | | D1_MDQS[3]# | J8 | | | D1_MDQS[4] | AE8 | | | D1_MDQS[4]# | AD8 | | | D1_MDQS[5] | AM9 | | | D1_MDQS[5]# | AL9 | | | D1_MDQS[6] | AK13 | | | D1_MDQS[6]# | AJ13 | | | D1_MDQS[7] | AK17 | | | D1_MDQS[7]# | AM16 | | | D1_MDQS[8] | N9 | | | D1_MDQS[8]# | P10 | | | D1_MDVAL/LB_DVAL | J16 | | | D1_MECC[0] | M8 | | | D1_MECC[1] | M7 | | | D1_MECC[2] | R8 | | | D1_MECC[3] | T10 | | | D1_MECC[4] | L11 | | | D1_MECC[5] | L10 | | | D1_MECC[6] | P9 | | | D1_MECC[7] | R10 | | | D1_MRAS# | AB12 | | | D1_MSRCID[0]/LB_SRCID[0]/cfg_mem_debug | F15 | | | D1_MSRCID[1]/LB_SRCID[1]/cfg_ddr_debug | K15 | | | D1_MSRCID[2]/LB_SRCID[2] | K14 | | | D1_MSRCID[3]/LB_SRCID[3] | H15 | | | D1_MSRCID[4]/LB_SRCID[4] | G15 | | | D1_MWE# | AB11 | | | D2 | D2_MDQ[11] | | | D2_GVDD | AM2 | | | D2_MDIC[0] | F8 | | | D2_MDIC[1] | F7 | | | D2_MDM[0] | C7 | | | D2_MDM[1] | B3 | | | D2_MDM[2] | F4 | | | D2_MDM[3] | J1 | | | D2_MDM[4] | AB1 | | | D2_MDM[5] | AE2 | | | D2_MDM[6] | AK1 | | | D2_MDM[7] | AM5 | | | D2_MDM[8] | K6 | | | D2_MDQ[32] | AA4 | | | D2_MDQ[33] | AA2 | | | D2_MDQ[34] | AD1 | | | D2_MDQ[35] | AD2 | | | D2_MDQ[36] | Y1 | | | D2_MDQ[37] | AA1 | | | D2_MDQ[38] | AC1 | | | D2_MDQ[39] | AC3 | | | D2_MDQ[40] | AD5 | | | D2_MDQ[41] | AE1 | | | D2_MDQ[42] | AG1 | | | D2_MDQ[43] | AG2 | | | D2_MDQ[44] | AC4 | | | D2_MDQ[45] | AD4 | | | D2_MDQ[46] | AF3 | | | D2_MDQ[47] | AF4 | | | D2_MDQ[48] | AH3 | | | D2_MDQ[49] | AJ1 | | | D2_MDQ[50] | AM1 | | | D2_MDQ[51] | AM3 | | | D2_MDQ[52] | AH1 | | | D2_MDQ[53] | AH2 | | | D2_MDQ[54] | AL2 | | | D2_MDQ[55] | AL3 | | | D2_MDQ[56] | AK5 | | | D2_MDQ[57] | AL5 | | | D2_MDQ[58] | AK7 | | | D2_MDQ[59] | AM7 | | | D2_MDQ[60] | AK4 | | | D2_MDQ[61] | AM4 | | | D2_MDQ[62] | AM6 | | | D2_MDQ[63] | AJ7 | | | D2_MDQS[0] | B6 | | | D2_MDQS[1] | B1 | | | D2_MDQS[2] | F1 | | | D2_MDQS[3] | K2 | | | D2_MDQS[4] | AB3 | | | D2_MDQS[5] | AF1 | | | D2_MDQS[6] | AL1 | | | D2_MDQS[7] | AL6 | | | D2_MDQS[8] | L6 | | | D2_MDVAL | D19 | | | D2_MECC[0] | H6 | | | D2_MECC[1] | J5 | | | D2_MECC[2] | M5 | | | D2_MECC[3] | M4 | | | D2_MECC[4] | G6 | | | D2_MECC[5] | H7 | | | D2_MECC[6] | M2 | | | D2_MECC[7] | M1 | | | D2_MODT[2] | AE5 | | | D2_MODT[3] | AH6 | | | D2_MSRCID[0] | E16 | | | D2_MSRCID[1] | C17 | | | D2_MSRCID[2] | F16 | | | D2_MSRCID[3] | H16 | | | D2_MSRCID[4] | K16 | | | D2_MVREF | A18 | | | D3 | D2_MDQ[10] | | | D4 | D2_GVDD | | | D5 | D2_MDQ[3] | | | D6 | D2_MDQ[6] | | | D7 | D2_GVDD | | | D8 | D2_MDQ[5] | | | D9 | D1_MDQ[10] | | | D10 | D1_GVDD | | | D11 | D1_MDQ[9] | | | D12 | D1_MDQ[3] | | | D13 | D1_GVDD | | | D15 | D1_MDQ[0] | | | D20 | LSYNC_OUT | | | D21 | LBCTL | | | D22 | LWE[2]#/LSDDQM[2]/LBS[2]#/cfg_host_agt[0] | | | D30 | DMA_DDONE[3]#/IRQ[11] | | | D31 | UART_SOUT[0] | | | D32 | DMA_DACK[0]# | | | E1 | D2_MDQ[17] | | | E2 | D2_GVDD | | | E3 | D2_MDQ[16] | | | E4 | D2_MDQ[21] | | | E5 | GND | | | E6 | D2_MCK[4]# | | | E7 | D2_MCK[4] | | | E8 | GND | | | E9 | D1_MDQ[21] | | | E10 | D1_MDQ[20] | | | E11 | GND | | | E12 | D1_MCK[1]# | | | E13 | D1_MCK[1] | | | E14 | GND | | | E15 | D1_MDIC[0] | | | E18 | GND | | | E19 | LALE | | | E20 | LWE[3]#/LSDDQM[3]/LBS[3]#/cfg_host_agt[1] | | | E21 | LWE[0]#/LSDDQM[0]/LBS[0]#/cfg_cpu_boot | | | E23 | DMA_DACK[2]#/LCS[6]# | | | E25 | GND | | | E28 | GND | | | E30 | UART_RTS[1]# | | | E31 | DMA_DREQ[0]# | | | E32 | DMA_DREQ[1]# | | | F2 | D2_MDQS[2]# | | | F3 | GND | | | F5 | D2_MCK[1] | | | F6 | D2_GVDD | | | F9 | D1_GVDD | | | F10 | D1_MDQ[28] | | | F11 | D1_MDQ[16] | | | F12 | D1_GVDD | | | F13 | D1_MCK[4]# | | | F14 | D1_MCK[4] | | | F17 | MCP_0# | | | F20 | LGPL0/LSDA10 | | | F21 | LWE[1]#/LSDDQM[1]/LBS[1]#/cfg_rio_sys_size | | | F23 | DMA_DDONE[2]#/LCS[7]# | | | F28 | IRQ[6] | | | F30 | DMA_DACK[1]# | | | F31 | DMA_DDONE[0]# | | | F32 | DMA_DDONE[1]# | | | G1 | D2_MDQ[19] | | | G2 | D2_MDQ[23] | | | G3 | D2_MDQ[22] | | | G4 | D2_GVDD | | | G5 | D2_MCK[1]# | | | G7 | GND | | | G8 | D1_MDQ[24] | | | G9 | D1_MDQ[29] | | | G10 | GND | | | G12 | D1_MDQ[17] | | | G13 | GND | | | G14 | D1_MDIC[1] | | | G19 | LCLK[0] | | | G20 | GND | | | G23 | GND | | | G27 | GND | | | G28 | IRQ[0] | | | G29 | IRQ[1] | | | G30 | GND | | | G31 | EC_MDC | | | G32 | EC_MDIO | | | GND | AL13 | | | GPIN[0]/TSEC1_RXD[0] | AL25 | | | GPIN[1]/TSEC1_RXD[1] | AL24 | | | GPIN[2]/TSEC1_RXD[2] | AK26 | | | GPIN[3]/TSEC1_RXD[3] | AK25 | | | GPIN[4]/TSEC1_RXD[4] | AM26 | | | GPIN[5]/TSEC1_RXD[5] | AF26 | | | GPIN[6]/TSEC1_RXD[6] | AH24 | | | GPIN[7]/TSEC1_RXD[7] | AG25 | | | GPIN[8]/TSEC2_RXD[0] | AL22 | | | GPIN[9]/TSEC2_RXD[1] | AK22 | | | GPIN[10]/TSEC2_RXD[2] | AM21 | | | GPIN[11]/TSEC2_RXD[3] | AH20 | | | GPIN[12]/TSEC2_RXD[4] | AG20 | | | GPIN[13]/TSEC2_RXD[5] | AF20 | | | GPIN[14]/TSEC2_RXD[6] | AF23 | | | GPIN[15]/TSEC2_RXD[7] | AF22 | | | GPOUT[3]/TSEC1_TXD[3]/cfg_device_id[6] | AG23 | | | GPOUT[4]/TSEC1_TXD[4]/cfg_device_id[7] | AE24 | | | GPOUT[5]/TSEC1_TXD[5]/cfg_tsec1_reduce | AE23 | | | H1 | D2_MDQ[29] | | | H2 | D2_GVDD | | | H3 | D2_MDQ[28] | | | H4 | D2_MDQ[18] | | | H5 | GND | | | H8 | D1_GVDD | | | H10 | D1_MDQ[25] | | | H11 | D1_GVDD | | | H14 | D1_GVDD | | | H17 | MCP_1# | | | H19 | LCKE | | | H20 | LGPL1/LSDWE# | | | H27 | IRQ[2] | | | H28 | SGND | | | H29 | Reserved | | | H30 | Reserved | | | H32 | SGND | | | J2 | D2_MDQ[25] | | | J3 | GND | | | J4 | D2_MDQ[24] | | | J6 | D2_GVDD | | | J9 | GND | | | J10 | D1_MDQ[23] | | | J11 | D1_MDQ[22] | | | J12 | GND | | | J15 | GND | | | J20 | LGPL2/LOE#/LSDRAS# | | | J22 | GND | | | J23 | IRQ[3] | | | J24 | IRQ[7] | | | J25 | GND | | | J26 | IRQ_OUT# | | | J27 | IRQ[5] | | | J30 | SGND | | | K1 | D2_MDQ[30] | | | K3 | D2_MDQS[3]# | | | K4 | D2_GVDD | | | K5 | D2_MDQS[8]# | | | K7 | GND | | | K8 | D1_MDQ[31] | | | K9 | D1_MDQ[30] | | | K10 | D1_GVDD | | | K11 | D1_MDQ[18] | | | K12 | D1_MDQ[19] | | | K13 | D1_GVDD | | | K18 | HRESET_REQ# | | | K24 | NC | | | K25 | NC | | | K26 | XVDD_SRDS1 | | | K27 | XGND | | | K31 | SGND | | | L1 | D2_MDQ[26] | | | L2 | D2_GVDD | | | L3 | D2_MDQ[27] | | | L4 | D2_MDQ[31] | | | L5 | GND | | | L7 | D1_MDQ[27] | | | L8 | D1_GVDD | | | L9 | D1_MDQ[26] | | | L12 | VDD_Core0 | | | L13 | VDD_Core0 | | | L14 | VDD_Core0 | | | L15 | SMI_0# | | | L16 | SMI_1# | | | L19 | LCLK[1] | | | L20 | GND | | | L21 | LGPL4/LGTA#/LUPWAIT/LPBSE | | | L23 | IRQ[8] | | | L24 | XVDD_SRDS1 | | | L25 | XGND | | | L28 | SGND | | | L29 | SGND | | | LA[27]/cfg_core_pll[4] | J21 | | | LA[28]/cfg_sys_pll[0] | K21 | | | LA[29]/cfg_sys_pll[1] | G22 | | | LA[30]/cfg_sys_pll[2] | F24 | | | LA[31]/cfg_sys_pll[3] | G21 | | | LAD[0]/cfg_gpporcr[0] | A30 | | | LAD[1]/cfg_gpporcr[1] | E29 | | | LAD[2]/cfg_gpporcr[2] | C29 | | | LAD[3]/cfg_gpporcr[3] | D28 | | | LAD[4]/cfg_gpporcr[4] | D29 | | | LAD[5]/cfg_gpporcr[5] | H25 | | | LAD[6]/cfg_gpporcr[6] | B29 | | | LAD[7]/cfg_gpporcr[7] | A29 | | | LAD[8]/cfg_gpporcr[8] | C28 | | | LAD[9]/cfg_gpporcr[9] | L22 | | | LAD[10]/cfg_gpporcr[10] | M22 | | | LAD[11]/cfg_gpporcr[11] | A28 | | | LAD[12]/cfg_gpporcr[12] | C27 | | | LAD[13]/cfg_gpporcr[13] | H26 | | | LAD[14]/cfg_gpporcr[14] | G26 | | | LAD[15]/cfg_gpporcr[15] | B27 | | | LAD[16]/cfg_gpporcr[16] | B26 | | | LAD[17]/cfg_gpporcr[17] | A27 | | | LAD[18]/cfg_gpporcr[18] | E27 | | | LAD[19]/cfg_gpporcr[19] | G25 | | | LAD[20]/cfg_gpporcr[20] | D26 | | | LAD[21]/cfg_gpporcr[21] | E26 | | | LAD[22]/cfg_gpporcr[22] | G24 | | | LAD[23]/cfg_gpporcr[23] | F27 | | | LAD[24]/cfg_gpporcr[24] | A26 | | | LAD[25]/cfg_gpporcr[25] | A25 | | | LAD[26]/cfg_gpporcr[26] | C25 | | | LAD[27]/cfg_gpporcr[27] | H23 | | | LAD[28]/cfg_gpporcr[28] | K22 | | | LAD[29]/cfg_gpporcr[29] | D25 | | | LAD[30]/cfg_gpporcr[30] | F25 | | | LAD[31]/cfg_gpporcr[31] | H22 | | | LCS[0]# | A22 | | | LCS[1]# | C22 | | | LCS[2]# | D23 | | | LCS[3]# | E22 | | | LCS[4]# | A23 | | | LDP[0]/LA[27]/cfg_core_pll[0] | A24 | | | LDP[1]/LA[27]/cfg_core_pll[1] | E24 | | | LDP[2]/LA[27]/cfg_core_pll[2] | C24 | | | LDP[3]/LA[27]/cfg_core_pll[3] | B24 | | | LGPL[3]/LSDCAS#/cfg_boot_seq[0] | K20 | | | LGPL[5]/cfg_boot_seq[1] | J19 | | | LSSD_MODE# | C18 | | | LVDD | AH22 | | | M3 | GND | | | M6 | D2_GVDD | | | M9 | GND | | | M10 | D1_MCKE[1] | | | M11 | D1_MCKE[3] | | | M12 | GND | | | M13 | VDD_Core0 | | | M15 | VDD_Core0 | | | M19 | LSYNC_IN | | | M20 | LCLK[2] | | | M23 | IRQ[4] | | | M26 | XGND | | | M27 | XVDD_SRDS1 | | | M32 | SGND | | | N1 | D2_MA[15] | | | N2 | D2_MCKE[2] | | | N3 | D2_MCKE[3] | | | N4 | D2_GVDD | | | N5 | D2_MCKE[1] | | | N6 | D2_MCKE[0] | | | N7 | GND | | | N8 | D1_MCKE[2] | | | N11 | GND | | | N12 | VDD_Core0 | | | N13 | GND | | | N14 | VDD_Core0 | | | N15 | GND | | | N17 | GND | | | N19 | GND | | | N21 | GND | | | N23 | GND | | | N24 | XGND | | | N25 | XVDD_SRDS1 | | | N30 | SGND | | | OVDD | AM30 | | | P1 | D2_MA[12] | | | P2 | D2_GVDD | | | P3 | D2_MBA[2] | | | P4 | D2_MA[14] | | | P5 | GND | | | P7 | D1_MCKE[0] | | | P8 | D1_GVDD | | | P11 | VDD_Core0 | | | P12 | GND | | | P13 | VDD_Core0 | | | P15 | VDD_Core0 | | | P16 | GND | | | P20 | GND | | | P22 | GND | | | P26 | XVDD_SRDS1 | | | P27 | XGND | | | P28 | NC | | | P29 | NC | | | R1 | D2_MA[8] | | | R2 | D2_MA[7] | | | R3 | GND | | | R4 | D2_MA[11] | | | R5 | D2_MA[9] | | | R6 | D1_GVDD | | | R9 | GND | | | R11 | GND | | | R12 | VDD_Core0 | | | R13 | GND | | | R14 | VDD_Core0 | | | R15 | GND | | | R17 | GND | | | R19 | GND | | | R21 | GND | | | R23 | GND | | | R24 | XVDD_SRDS1 | | | R25 | XGND | | | R28 | XVDD_SRDS1 | | | R29 | SGND | | | R31 | Reserved | | | R32 | Reserved | | | READY/TRIG_OUT | J13 | | | RTC | K17 | | | SD1_DLL_TPA | P31 | | | SD1_DLL_TPD | N28 | | | SD1_IMP_CAL_RX | J28 | | | SD1_IMP_CAL_TX | Y26 | | | SD1_PLL_TPA | T28 | | | SD1_PLL_TPD | U28 | | | SD1_REF_CLK | N32 | | | SD1_REF_CLK# | N31 | | | SD1_RX[0] | J32 | | | SD1_RX[0]# | J31 | | | SD1_RX[1] | K30 | | | SD1_RX[1]# | K29 | | | SD1_RX[2] | L32 | | | SD1_RX[2]# | L31 | | | SD1_RX[3] | M30 | | | SD1_RX[3]# | M29 | | | SD1_RX[4] | T30 | | | SD1_RX[4]# | T29 | | | SD1_RX[5] | U32 | | | SD1_RX[5]# | U31 | | | SD1_RX[6] | V30 | | | SD1_RX[6]# | V29 | | | SD1_RX[7] | W32 | | | SD1_RX[7]# | W31 | | | SD1_TX[0] | L26 | | | SD1_TX[0]# | L27 | | | SD1_TX[1] | M24 | | | SD1_TX[1]# | M25 | | | SD1_TX[2] | N26 | | | SD1_TX[2]# | N27 | | | SD1_TX[3] | P24 | | | SD1_TX[3]# | P25 | | | SD1_TX[4] | R26 | | | SD1_TX[4]# | R27 | | | SD1_TX[5] | T24 | | | SD1_TX[5]# | T25 | | | SD1_TX[6] | U26 | | | SD1_TX[6]# | U27 | | | SD1_TX[7] | V24 | | | SD1_TX[7]# | V25 | | | SD2_TX[0] | Y24 | | | SD2_TX[1] | AA27 | | | SD2_TX[2] | AB25 | | | SD2_TX[3] | AC27 | | | SD2_TX[4] | AE27 | | | SD2_TX[5] | AG27 | | | SD2_TX[6] | AJ27 | | | SD2_TX[7] | AL27 | | | SENSEVDD_Core0 | M14 | | | SENSEVDD_Core1 | U20 | | | SENSEVDD_PLAT | N18 | | | SENSEVSS_Core0 | P14 | | | SENSEVSS_Core1 | V20 | | | SENSEVSS_PLAT | P18 | | | Spare | J17 | | | SVDD | AM31 | | | SYSCLK | G16 | | | T1 | D2_MA[3] | | | T2 | D2_MA[4] | | | T3 | D2_MA[5] | | | T4 | D2_GVDD | | | T5 | D2_MA[6] | | | T7 | GND | | | T11 | VDD_Core0 | | | T12 | GND | | | T13 | VDD_Core0 | | | T14 | GND | | | T15 | VDD_Core0 | | | T16 | GND | | | T18 | GND | | | T20 | GND | | | T22 | GND | | | T26 | XGND | | | T27 | XVDD_SRDS1 | | | T32 | SGND | | | TCK | H18 | | | TDI | J18 | | | TDO | G18 | | | TEMP_ANODE | AA11 | | | TEMP_CATHODE | Y11 | | | TEST_MODE[0] | C16 | | | TEST_MODE[1] | E17 | | | TEST_MODE[2] | D18 | | | TEST_MODE[3] | D16 | | | TMS | F18 | | | TRIG_IN | J14 | | | TRST# | A17 | | | TSEC1_COL | AM25 | | | TSEC1_CRS | AM24 | | | TSEC1_RX_CLK | AK24 | | | TSEC1_RX_DV | AJ24 | | | TSEC1_RX_ER | AJ25 | | | TSEC2_COL | AE21 | | | TSEC2_CRS | AE20 | | | TSEC2_GTX_CLK | AD20 | | | TSEC2_RX_CLK | AM22 | | | TSEC2_RX_DV | AC19 | | | TSEC2_RX_ER | AD21 | | | TSEC2_TX_CLK | AC21 | | | TSEC2_TX_EN | AB21 | | | TSEC2_TXD[0]/GPOUT[8]/cfg_rom_loc[0] | AB20 | | | TSEC2_TXD[1]/GPOUT[9]/cfg_rom_loc[1] | AJ23 | | | TSEC2_TXD[2]/GPOUT[10]/cfg_rom_loc[2] | AJ22 | | | TSEC2_TXD[3]/GPOUT[11]/cfg_rom_loc[3] | AD19 | | | TSEC2_TXD[4]/GPOUT[12]/cfg_dram_type[0] | AH23 | | | TSEC2_TXD[5]/GPOUT[13]/cfg_tsec2_reduce | AH21 | | | TSEC2_TXD[6]/GPOUT[14]/cfg_tsec2_prtcl[0] | AG22 | | | TSEC2_TXD[7]/GPOUT[15]/cfg_tsec2_prtcl[1] | AG21 | | | TSEC3_COL | AF15 | | | TSEC3_CRS | AE15 | | | TSEC3_GTX_CLK | AG19 | | | TSEC3_RX_CLK | AJ18 | | | TSEC3_RX_DV | AG15 | | | TSEC3_RX_ER | AF16 | | | TSEC3_RXD[0] | AJ17 | | | TSEC3_RXD[1] | AE16 | | | TSEC3_RXD[2] | AH16 | | | TSEC3_RXD[3] | AH14 | | | TSEC3_RXD[4] | AJ19 | | | TSEC3_RXD[5] | AH15 | | | TSEC3_RXD[6] | AG16 | | | TSEC3_RXD[7] | AE19 | | | TSEC3_TX_CLK | AH18 | | | TSEC3_TX_EN | AH19 | | | TSEC3_TX_ER | AH17 | | | TSEC3_TXD[4] | AM19 | | | TSEC3_TXD[6]/cfg_tsec3_prtcl[0] | AL20 | | | TSEC3_TXD[7]/cfg_tsec3_prtcl[1] | AL19 | | | TSEC4_COL | AC13 | | | TSEC4_CRS | AB14 | | | TSEC4_GTX_CLK | AG17 | | | TSEC4_RX_CLK | AG13 | | | TSEC4_RX_DV | AC15 | | | TSEC4_RX_ER | AF14 | | | TSEC4_RXD[0] | AG14 | | | TSEC4_RXD[1] | AD13 | | | TSEC4_RXD[2] | AF13 | | | TSEC4_RXD[3] | AD14 | | | TSEC4_RXD[4] | AE14 | | | TSEC4_RXD[5] | AB15 | | | TSEC4_RXD[6] | AC14 | | | TSEC4_RXD[7] | AE17 | | | TSEC4_TX_CLK | AF18 | | | TSEC4_TX_EN | AF17 | | | TSEC4_TX_ER | AF19 | | | TSEC4_TXD[0]/cfg_io_ports[0] | AC18 | | | TSEC4_TXD[1]/cfg_io_ports[1] | AC16 | | | TSEC4_TXD[2]/cfg_io_ports[2] | AD18 | | | TSEC4_TXD[3]/cfg_io_ports[3] | AD17 | | | TSEC4_TXD[4] | AD16 | | | TSEC4_TXD[5]/cfg_tsec4_reduce | AB18 | | | TSEC4_TXD[6]/cfg_tsec4_prtcl[0] | AB17 | | | TSEC4_TXD[7]/cfg_tsec4_prtcl[1] | AB16 | | | TVDD | AK20 | | | U1 | D2_MCK[0] | | | U2 | D2_GVDD | | | U3 | D2_MA[2] | | | U4 | D2_MA[1] | | | U5 | GND | | | U8 | D1_GVDD | | | U12 | VDD_Core0 | | | U14 | VDD_Core0 | | | U24 | XGND | | | U25 | XVDD_SRDS1 | | | U30 | SGND | | | V1 | D2_MCK[0]# | | | V2 | D2_MCK[3] | | | V4 | D2_MA[10] | | | V5 | D2_MBA[1] | | | V6 | D1_GVDD | | | V11 | VDD_Core0 | | | V13 | VDD_Core0 | | | V15 | VDD_Core0 | | | V26 | XVDD_SRDS1 | | | V27 | XGND | | | V28 | Reserved | | | V31 | SGND | | | VDD_Core0 | AB13 | | | VDD_Core1 | AC24 | | | VDD_PLAT | R22 | | | W1 | D2_MA[0] | | | W2 | D2_MCK[3]# | | | W3 | D2_MRAS# | | | W4 | D2_GVDD | | | W5 | D2_MBA[0] | | | W6 | D1_MCK[0] | | | W10 | D1_GVDD | | | W12 | VDD_Core0 | | | W14 | VDD_Core0 | | | W24 | XVDD_SRDS2 | | | W25 | XGND | | | W26 | NC | | | W27 | NC | | | W28 | Reserved | | | W29 | SGND | | | Y2 | D2_GVDD | | | Y3 | D2_MCS[0]# | | | Y4 | D2_MWE# | | | Y6 | D1_MCK[0]# | | | Y7 | D1_MCK[3] | | | Y8 | D1_GVDD | | | Y12 | VDD_Core0 | | | Y13 | VDD_Core0 | | | Y15 | VDD_Core0 | | | Y25 | SD2_TX[0]# | | | Y27 | XVDD_SRDS2 | | | Y28 | XGND | | | Y29 | SD2_RX[0]# | | | Y30 | SD2_RX[0] | | | Y32 | SGND | | --- *Generated from [https://www.flux.ai/lcsc/mc8641dtvj1333je](https://www.flux.ai/lcsc/mc8641dtvj1333je)*