PCB Net Routing Completion

flux

J_DWIN hiện tại đang là FFC/FPC 10 pin pitch 0.5 mm, không phải 1.0 mm.
Thông tin kiểm tra:
  • Designator: J_DWIN
  • Part: FFC2B35-10-G
  • Manufacturer: GCT
  • Mô tả BOM: 10 Position FFC/FPC, pitch 0.50 mm
  • Datasheet đang gắn: 0.5mm-ffc-spec.pdf
  • Footprint PCB hiện có 10 pad tín hiệu + 2 pad cơ khí, đúng kiểu FFC/FPC SMD nhỏ.
Kết luận: nếu màn DWIN/cáp FFC của bạn là loại 1.0 mm pitch thì connector hiện tại không cắm vừa. Cần thay J_DWIN sang loại FFC/FPC 10 pin, pitch 1.0 mm, đúng chiều tiếp xúc top/bottom theo cáp thực tế.
L

lamthientieu

thay cho tôi thành loại FFC/FPC 10 pin, pitch 1.0 mm .

flux

Mình sẽ thay J_DWIN sang connector FFC/FPC 10 pin pitch 1.0 mm. Trước tiên mình lưu lại toàn bộ kết nối pin hiện tại, tìm đúng linh kiện 1.0 mm trong thư viện, thay component rồi nối lại đúng 10 chân và kiểm tra lại.

flux

Mình chưa thay được J_DWIN vì phiên làm việc đã hết credit ngay sau khi bắt đầu bước thay linh kiện.
Đã làm được:
  • Xác nhận J_DWIN hiện tại là FFC2B35-10-G, 10 pin, pitch 0.5 mm.
  • Xác nhận nếu màn/cáp DWIN của bạn là 1.0 mm pitch thì connector hiện tại không cắm vừa.
  • Bắt đầu kế hoạch thay sang FFC/FPC 10 pin, pitch 1.0 mm.
Còn cần làm khi tiếp tục:
  1. Lưu lại toàn bộ net đang nối vào 10 chân J_DWIN.
  2. Tìm linh kiện thư viện phù hợp: FFC/FPC 10 pin, pitch 1.0 mm, đúng loại tiếp xúc top/bottom theo cáp DWIN thực tế.
  3. Thay J_DWIN cũ bằng connector 1.0 mm.
  4. Nối lại đúng các chân:
    • 5V
    • GND
    • DWIN_RXD
    • DWIN_TXD
    • các chân NC nếu có.
  5. Kiểm tra lại schematic và PCB footprint sau khi thay.
Tìm connector 1.0mm
Kiểm tra ERC/DRC
So sánh contact
Giữ mapping chân
Sign up to send

Files

Schematic

Layout

Preview

Kiểm tra net nguồn 5V / 3V3 / GND
Ngày kiểm tra: 2026-05-23 Phạm vi: chỉ đọc schematic + PCB hiện tại, không thay đổi thiết kế.
1) Kết luận nhanh
  • Net 5V hiện tại không có nguồn phát được nối rõ ràng trong schematic. Đây là một net tên 5V chỉ đang nối tới:
    • J_DWIN pin 1/2/3
    • U_ISO1:+Vin
    • U_ISO2:+Vin
  • Net 5V không đi tới ESP32 module trong schematic hiện tại.
  • Net 5V cũng không đi tới J1/J2/J6 trong schematic hiện tại:
    • J1:1 đang là Net 6 (single-pin net)
    • J2:1 đang là Net 4 (single-pin net)
    • J6:2 đang là Net 5 (single-pin net)
  • Chân 5V0 của U1 = ESP32-S3-DEVKITC-1 đang nằm trên Net 2 riêng, không nối vào net 5V, và cũng không thấy nối sang J10/J11.
  • Vì vậy, theo schematic hiện tại, không tồn tại đường cấp 5V hoàn chỉnh từ nguồn ngoài hoặc từ USB devkit sang net 5V của mainboard.
  • Hai miền cách ly hoạt động đúng về mặt logical net:
    • 5V_ISO1 tách khỏi 5V
    • 5V_ISO2 tách khỏi 5V
    • RS2321_GNDISO và RS2322_GNDISO tách khỏi GND
2) Nguồn xuất phát của net 5V hiện tại
2.1 Net 5V xuất phát từ đâu?
Hiện tại không có component nguồn nào trong schematic đang lái net 5V. Cụ thể:
  • Không có power input terminal riêng nối vào net 5V
  • Không có kết nối từ USB/ESP32 module ra net 5V
  • Có đi tới J_DWIN pin 1/2/3
  • Không đi tới connector khác trong số J1/J2/J6/J8/J9
2.2 Chi tiết từng khả năng người dùng hỏi
a) Có power input terminal riêng không?
Không thấy. Không có đầu nối nào đang mang net tên 5V ngoài J_DWIN.
b) Có đi từ USB / ESP32 module ra không?
Không theo netlist hiện tại.
  • U1:5V0 nằm trên Net 2
  • J10:21 nằm trên Net 7
  • J11 không có chân nào nằm trên net 5V => Tức là trong schematic hiện tại, đường 5V của devkit chưa được nối ra mainboard.
c) Có đi từ J_DWIN pin 1/2/3 không?
Có. J_DWIN:1, J_DWIN:2, J_DWIN:3 đều nối vào net 5V.
d) Có đi từ connector nào khác không?
Không. Các chân được đặt tên/label là 5V ở những connector khác hiện chưa thực sự nối vào net 5V.
3) Toàn bộ component / pin đang nối vào từng net liên quan
3.1 Net 5V
Các pin/component đang nối vào net 5V:
  • J_DWIN:1
  • J_DWIN:2
  • J_DWIN:3
  • U_ISO1:+Vin
  • U_ISO2:+Vin
Không thấy tụ/điện trở/TVS nào khác đang nối trực tiếp vào 5V.
3.1.1 ESP32 socket/header pin nào nối 5V
Không có pin J10/J11 nào đang nằm trên net 5V.
  • J10:21 = Net 7 (không phải 5V)
  • U1:5V0 = Net 2 (không phải 5V)
3.1.2 J_DWIN pin nào nối 5V
  • J_DWIN:1
  • J_DWIN:2
  • J_DWIN:3
3.1.3 J6 / CONTROL pin nào nối 5V
Không có.
  • J6:2 đang là Net 5 riêng lẻ, chưa nối 5V
3.1.4 J1 / J2 sensor pin nào nối 5V
Không có.
  • J1:1 = Net 6
  • J2:1 = Net 4 Hai net này hiện đều là single-pin net.
3.1.5 U_ISO1 / U_ISO2 input pin nào nối 5V
  • U_ISO1:+Vin
  • U_ISO2:+Vin
3.1.6 Component khác nối 5V
Không thấy điện trở, TVS, tụ lọc hoặc connector khác nối trực tiếp vào 5V.
3.2 Net 5V_ISO1
Các pin/component đang nối vào 5V_ISO1:
  • U_ISO1:+Vo
  • U_RS232_1:VCC
  • U_DIGISO1:VDD2
  • C15:P1
  • C20:P1
=> Đây là rail 5V cách ly cho RS232 port 1.
3.3 Net 5V_ISO2
Các pin/component đang nối vào 5V_ISO2:
  • U_ISO2:+Vo
  • U_RS232_2:VCC
  • U_DIGISO2:VDD2
  • C22:P1
  • C27:P1
=> Đây là rail 5V cách ly cho RS232 port 2.
3.4 Net 3V3
Các pin/component đang nối vào 3V3:
  • U1:3V3 (2 chân nguồn trên devkit symbol)
  • J10:01
  • J10:02
  • U_DIGISO1:VDD1
  • U_DIGISO2:VDD1
  • C14:P1
  • C21:P1
=> 3V3 là rail logic hiện đang thật sự phân phối cho phần digital isolator logic-side.
3.5 Net GND
Các pin/component chính đang nối vào GND:
  • U1:GND (4 chân trên devkit symbol)
  • J10:22
  • J11:01
  • J11:21
  • J11:22
  • J1:3
  • J2:3
  • J6:1
  • J_DWIN:8/9/10
  • U_DIGISO1:GND1
  • U_DIGISO2:GND1
  • U_ISO1:-Vin
  • U_ISO2:-Vin
  • C14:P2
  • C21:P2
  • C3:P2
  • R5:P2
  • ký hiệu ground / net portal ground liên quan
=> GND là mass logic chính.
3.6 Net RS2321_GNDISO
Các pin/component đang nối vào RS2321_GNDISO:
  • U_ISO1:0V
  • U_RS232_1:GND
  • U_DIGISO1:GND2
  • J8:3
  • C15:P2
  • C18:P2
  • C19:P2
  • C20:P2
  • D101:2
  • D102:2
=> Đây là mass cách ly riêng cho port RS232-1, không nối với GND.
3.7 Net RS2322_GNDISO
Các pin/component đang nối vào RS2322_GNDISO:
  • U_ISO2:0V
  • U_RS232_2:GND
  • U_DIGISO2:GND2
  • J9:3
  • C22:P2
  • C25:P2
  • C26:P2
  • C27:P2
  • D201:2
  • D202:2
=> Đây là mass cách ly riêng cho port RS232-2, không nối với GND.
4) Kiểm tra chiều cấp nguồn / đường cấp nguồn hiện có
4.1 Nếu cấp 5V từ terminal power input thì 5V có đi tới ESP32 VIN/5V không?
Không trong schematic hiện tại. Vì không có terminal power input nào nối vào 5V, và U1:5V0 cũng không nối vào 5V.
4.2 Nếu cấp USB-C vào ESP32 thì 5V có đi ngược ra net 5V mainboard không?
Theo schematic hiện tại: không thấy đường nối nên không có đường backfeed trực tiếp ra net 5V. Lý do:
  • U1:5V0 nằm một mình trên Net 2
  • net 5V là net khác
  • không có linh kiện nối giữa Net 2 và 5V
4.3 Có jumper / solder bridge nào kiểm soát đường USB 5V không?
Không thấy trong schematic hiện tại. Không có jumper, solder bridge, diode OR-ing, polyfuse hay ideal-diode controller nào được biểu diễn giữa U1:5V0 và net 5V.
5) Kiểm tra rủi ro
5.1 Nguy cơ backfeed giữa USB-C ESP32 và nguồn 5V ngoài
  • Theo schematic hiện tại: nguy cơ backfeed trực tiếp chưa xuất hiện, vì hai đường đó chưa hề nối với nhau.
  • Rủi ro thực tế nếu sau này nối U1:5V0 vào net 5V: có. Khi đó cần xem cụ thể devkit có bảo vệ nội bộ hay không. Trong dữ liệu tài liệu hiện truy xuất được, chưa xác minh được có diode/fuse/power mux tích hợp trên devkit hay không.
5.2 Có diode/polyfuse/jumper bảo vệ giữa USB 5V và net 5V không?
Không thấy trong schematic dự án này.
5.3 Có cần thêm jumper chọn nguồn USB_5V / EXT_5V không?
Có, nếu mục tiêu cuối cùng là cho phép mainboard nhận 5V từ USB devkit hoặc từ nguồn ngoài. Vì hiện tại:
  • đường 5V của mainboard tồn tại độc lập
  • đường 5V0 của devkit cũng tồn tại độc lập => nếu sau này muốn ghép hai miền, nên có ít nhất một trong các giải pháp:
  1. jumper chọn nguồn USB_5V / EXT_5V
  2. diode OR-ing
  3. ideal diode / power mux
  4. polyfuse + diode chống backfeed
6) Kiểm tra PCB
Về PCB, các phần tử liên quan tới các rail này đều hiện diện trên layout top-side:
  • J_DWIN, J1, J2, J6, J8, J9, J10, J11, U_ISO1, U_ISO2
PCB không cho thấy thêm một nguồn 5V riêng nào ngoài những kết nối đã có trong schematic. Vì dự án hiện chưa route hoàn chỉnh, đánh giá nguồn chủ yếu phải dựa trên netlist schematic.
7) Bảng tổng hợp cuối cùng

Table

NetNguồn xuất phátComponent / pin nối vàoCó tách cách ly khôngGhi chú rủi ro
5VChưa thấy nguồn phát rõ ràngJ_DWIN:1/2/3, U_ISO1:+Vin, U_ISO2:+VinKhông phải net cách ly; là phía sơ cấp chungNet đang tồn tại nhưng chưa được cấp từ terminal hay ESP32; DWIN và 2 module ISO đang chờ nguồn
5V_ISO1U_ISO1:+VoU_RS232_1:VCC, U_DIGISO1:VDD2, C15:P1, C20:P1Có, tách khỏi 5V và 3V3Tạo đúng rail 5V cách ly cho port 1
5V_ISO2U_ISO2:+VoU_RS232_2:VCC, U_DIGISO2:VDD2, C22:P1, C27:P1Có, tách khỏi 5V và 3V3Tạo đúng rail 5V cách ly cho port 2
3V3U1:3V3J10:01, J10:02, U_DIGISO1:VDD1, U_DIGISO2:VDD1, C14:P1, C21:P1Không cách ly; logic-sideRail logic đang hoạt động đúng cho ADuM side 1
GNDGND logic chungGND của U1, J10/J11, J1/J2/J6, J_DWIN, U_DIGISO1:GND1, U_DIGISO2:GND1, U_ISO1:-Vin, U_ISO2:-Vin, tụ tương ứngKhông cách lyMass logic chính
RS2321_GNDISOU_ISO1:0VU_RS232_1:GND, U_DIGISO1:GND2, J8:3, C15/C18/C19/C20:P2, D101:2, D102:2Có, tách khỏi GNDMass cách ly port 1, đúng kiến trúc isolation
RS2322_GNDISOU_ISO2:0VU_RS232_2:GND, U_DIGISO2:GND2, J9:3, C22/C25/C26/C27:P2, D201:2, D202:2Có, tách khỏi GNDMass cách ly port 2, đúng kiến trúc isolation
8) Điểm bất thường cần lưu ý trong schematic hiện tại
  1. J1:1, J2:1, J6:2 đang được gắn nhãn/ý định là 5V theo silkscreen trước đó, nhưng thực tế không nối vào net 5V.
  2. U1:5V0 của ESP32 devkit đang không nối sang mainboard.
  3. J10:21 cũng không nối tới U1:5V0 trong netlist hiện tại.
  4. Vì vậy, nếu kỳ vọng board được cấp 5V cho sensor, DWIN hoặc phần ISO từ devkit USB thì thiết kế hiện tại chưa làm được điều đó.
9) Kết luận cuối
  • Về mặt netlist, kiến trúc cách ly RS232 là đúng: 5V_ISO1, 5V_ISO2, RS2321_GNDISO, RS2322_GNDISO đều tách ra khỏi 5V/GND logic.
  • Vấn đề hiện tại nằm ở chỗ net 5V chưa có nguồn cấp thực sự và không nối với ESP32 devkit.
  • Do đó, hiện chưa có nguy cơ backfeed thực tế giữa USB_5V và EXT_5V trong dự án này, vì hai đường nguồn đó chưa nối với nhau.
  • Nếu sau này muốn dùng cả USB devkit và nguồn ngoài, nên thêm mạch chọn nguồn hoặc mạch chống backfeed thay vì nối cứng trực tiếp.

  • 1) Kết luận nhanh

  • 2) Nguồn xuất phát của net 5V hiện tại

  • 2.1 Net `5V` xuất phát từ đâu?

  • 2.2 Chi tiết từng khả năng người dùng hỏi

  • 3) Toàn bộ component / pin đang nối vào từng net liên quan

  • 3.1 Net `5V`

  • 3.1.1 ESP32 socket/header pin nào nối `5V`

  • 3.1.2 `J_DWIN` pin nào nối `5V`

  • 3.1.3 `J6 / CONTROL` pin nào nối `5V`

  • 3.1.4 `J1 / J2 sensor` pin nào nối `5V`

  • 3.1.5 `U_ISO1 / U_ISO2` input pin nào nối `5V`

  • 3.1.6 Component khác nối `5V`

  • 3.2 Net `5V_ISO1`

  • 3.3 Net `5V_ISO2`

  • 3.4 Net `3V3`

  • 3.5 Net `GND`

  • 3.6 Net `RS2321_GNDISO`

  • 3.7 Net `RS2322_GNDISO`

  • 4) Kiểm tra chiều cấp nguồn / đường cấp nguồn hiện có

  • 4.1 Nếu cấp 5V từ terminal power input thì 5V có đi tới ESP32 VIN/5V không?

  • 4.2 Nếu cấp USB-C vào ESP32 thì 5V có đi ngược ra net 5V mainboard không?

  • 4.3 Có jumper / solder bridge nào kiểm soát đường USB 5V không?

  • 5) Kiểm tra rủi ro

  • 5.1 Nguy cơ backfeed giữa USB-C ESP32 và nguồn 5V ngoài

  • 5.2 Có diode/polyfuse/jumper bảo vệ giữa USB 5V và net 5V không?

  • 5.3 Có cần thêm jumper chọn nguồn `USB_5V / EXT_5V` không?

  • 6) Kiểm tra PCB

  • 7) Bảng tổng hợp cuối cùng

  • 8) Điểm bất thường cần lưu ý trong schematic hiện tại

  • 9) Kết luận cuối