Diseño de Amplificador Clase D Discreto
Thought for 7 sec
Voy a revisar qué componentes no tienen cuerpo 3D visible y corregirlos cuando sea posible; donde Flux no tenga modelo 3D real, pondré una representación visual clara para baquelita.
Thought for 6 sec
No puedo continuar ejecutando cambios ahora porque no hay ACUs disponibles.
Estado actual
- Ya dejé la plantilla visual de baquelita con los bloques separados.
- Quité el modelo gigante de L1 y lo reemplacé por dos agujeros con etiqueta.
- Varios componentes sí tienen cuerpo 3D visible: conectores, capacitores radiales, MOSFETs, jack de audio, etc.
Pendiente
- Revisar uno por uno qué piezas aún salen sólo como pads/contorno.
- Reemplazar o representar visualmente en 3D los que falten, especialmente pasivos o piezas genéricas.
- Volver a correr revisión de ubicación después de esos cambios.
Cuando haya ACUs disponibles, puedo hacer que toda la plantilla se vea en 3D lo más completa posible.
Identificar faltantes 3D
Buscar modelos 3D
Revisar conectores 3D
Completar 3D y DRC
Refine this doc
Ask about this doc
Notas de diseño — Amplificador Clase D discreto
Requerimientos capturados
- Parlante: 8 Ω, 0,25 W.
- Entrada: seno 20 mVpp a 1 kHz.
- Alimentación: +12 VDC.
- Restricción: componentes discretos; sin microcontroladores ni chips específicos de audio.
Objetivo eléctrico
Para 0,25 W en 8 Ω:
- Vrms = sqrt(P·R) = sqrt(0,25·8) ≈ 1,41 Vrms.
- Vpk ≈ 2,0 V; Vpp ≈ 4,0 V en el parlante.
- Irms ≈ 177 mA; Ipk ≈ 250 mA.
La entrada de 20 mVpp equivale a 10 mVpk, por lo que se requiere una ganancia global aproximada de 200 V/V hasta la salida filtrada.
Arquitectura implementada
- Entrada AC con capacitor de acoplamiento e impedancia de entrada.
- Preamplificador discreto con MOSFET 2N7002.
- Referencia VREF ≈ 6 V con divisor 47 kΩ / 47 kΩ y capacitor de filtrado.
- Oscilador de rampa/PWM discreto.
- Comparación PWM discreta entre señal amplificada y rampa.
- Driver discreto de compuerta.
- Half-bridge MOSFET con P-channel high-side y N-channel low-side.
- Filtro LC y capacitor serie de salida para bloquear DC hacia el parlante.
Resultados de simulación transitoria simplificada
La simulación modeló un half-bridge ideal 0–12 V con PWM a 40 kHz, entrada de 20 mVpp a 1 kHz, carga de 8 Ω y filtro LC.
Hallazgos principales:
- Con ganancia ≈50, la potencia útil era insuficiente: ~15 mW.
- Con ganancia ≈200, la fundamental de 1 kHz llegó a ~1,38 Vrms, equivalente a ~0,238 W en 8 Ω.
- El filtro inicial L1=100 µH / C4=1 µF dejaba ripple PWM alto (~0,83 Vrms residual).
- La salida half-bridge directa tenía ~6 VDC promedio; por eso se añadió capacitor serie de salida para evitar corriente DC destructiva en el parlante.
- Para PWM alrededor de 40 kHz y señal objetivo de 1 kHz, L1=330 µH / C4=1 µF redujo el ripple residual a ~0,27 Vrms y mantuvo ~0,24 W de audio útil.
Cambios aplicados después de simulación
- L1: 100 µH → 330 µH, corriente recomendada Isat ≥1,5 A.
- R2: 47 kΩ → 220 kΩ para elevar ganancia del preamplificador.
- R3: 1 kΩ → 220 Ω para elevar ganancia del preamplificador.
- R6: 22 kΩ → 12 kΩ para subir la frecuencia de portadora respecto al valor inicial.
- C6: añadido 1000 µF serie hacia el parlante para bloquear DC.
- R10: añadido 100 kΩ pull-up de compuerta high-side para mantener Q6 apagado si flota.
- R11: añadido 100 kΩ pull-down de compuerta low-side para mantener Q7 apagado si flota.
- R12/C7: añadido snubber RC 10 Ω + 4,7 nF desde SW_OUT a GND.
- C8: añadido 100 nF de desacoplo rápido en 12 V.
- R13: añadido 100 kΩ como descarga/referencia del nodo de salida AC.
Verificación ERC
Después de los cambios se corrieron revisiones ERC/DRC relevantes: floating pins, single-pin nets, power pins, undriven nets, pin-to-pin, shorted components y missing footprints. Resultado: sin errores/advertencias abiertos en esas revisiones.
Supuestos y riesgos restantes
- El modelo de simulación fue simplificado; no sustituye una simulación SPICE completa con modelos MOSFET reales y parasíticos.
- El preamplificador con 2N7002 debe validarse en banco porque la ganancia real dependerá de Vgs(th), gm y punto de polarización.
- El filtro L=330 µH / C=1 µF favorece el tono de 1 kHz y reduce ripple, pero limita la banda de audio; para audio 20 Hz–20 kHz conviene subir la portadora a ≥200 kHz y rediseñar el LC.
- Falta validar dead-time real para evitar shoot-through en Q6/Q7.
- Probar primero con fuente limitada en corriente y carga resistiva de 8 Ω / ≥1 W antes de conectar parlante real.
Próximas validaciones recomendadas
- Simulación SPICE con modelos reales de 2N7002, BSS84, IRLZ44N e IRF9Z34N.
- Medir en banco: frecuencia de rampa, duty PWM, Vgs de Q6/Q7, temperatura de MOSFETs y forma de onda en SPK_AC_OUT.
- Ajustar R2/R3 y red de temporización para centrar la modulación y reducir distorsión.
- Pasar a PCB sólo después de validar la etapa de potencia y el control de shoot-through.
Requerimientos capturados
Objetivo eléctrico
Arquitectura implementada
Resultados de simulación transitoria simplificada
Cambios aplicados después de simulación
Verificación ERC
Supuestos y riesgos restantes
Próximas validaciones recomendadas
