Understanding @SW2 and @3V3
Thought
Ich habe alle geplanten Schritte im Schaltplan abgeschlossen:
Arbeit erledigt
- J11 und J12 als JST-SM 3-polige THT-Steckverbinder hinzugefügt und Designatoren zugewiesen.
- Maximalstrom-Eigenschaft auf 4 A/Pin gesetzt.
- Pins 1–3 benannt und als „SELV output connector“ gekennzeichnet.
- Pin 1 beider Steckverbinder an +5 V, Pin 2 an GND, Pin 3 an 3V3 angeschlossen.
- Hersteller-Teilenummern-Eigenschaft (MPN) beider Steckverbinder korrekt gesetzt.
- ERC-Prüfungen ausgeführt und alle Kondensatoren (C1–C10) auf mindestens 16 V, Widerstände (R12–R21) auf 0.25 W aktualisiert.
Nicht automatisch ausführbar (benötigt manuelle Aktionen)
- PCB-Layout-Review: Footprint-Übertragung, Platzierung, Bohrungsprüfung und DRC für J11/J12.
Erfolgskriterien-Bewertung
- JST-SM-Steckverbinder im Schaltplan vorhanden: ✅
- Pins benannt und Netze korrekt angeschlossen: ✅
- Footprints noch nicht ins PCB-Layout integriert: ❌
- DRC im Layout nicht geprüft: ❌
- BOM-Aktualisierung (MPNs) erfolgt: ✅
Empfohlener nächster Schritt
Übertrage die Footprints von J11 und J12 manuell ins PCB-Layout. Platziere sie nahe den SELV-Ausgangsterminals, reserviere den Platz und füge Silkscreen-Markierungen hinzu. Führe anschließend die DRC durch, um etwaige Clearance-Fehler zu beseitigen, und aktualisiere die BOM endgültig.
