Super vprašanje. Uporabi ta ponovljiv postopek, da boš vedel “kaj gre kam” in “katere vrednosti vzeti” – najprej po metodi, nato konkretno za tvoj USB‑C -> LDO primer.
Kako se lotiš vsakega vezja
Začni z datasheetom (Typical Application)
Odpri datasheet glavnega čipa (npr. tvoj LDO Regulator).
Prekopiraj “Typical Application” shemo 1:1: isti pini, isti zunanji elementi (Resistor, Capacitor, itd.) in njihove vrednosti/ESR, kot so predpisane.
Izbor LDO: dimensioniraj tok za vse porabnike + “add 25% buffer”.
Dropout: računaj na najslabši primer pri I_peak, ne samo I_avg.
Učinkovitost: LDO učinkovitost sledi Vout/Vin in Iq; večji Iq je smisel za boljši PSRR samo, če res potrebuješ tišjo napajalno tirnico.
C_in/C_out: vzemi točno takšne vrednosti in ESR, kot jih zahteva datasheet; postavi ju čim bližje pinoma IN/OUT. Če uporabiš Ferrite Bead na 5 V, naj bosta decoupling kondenzatorja takoj ZA biserom pri pinu VIN.
Derating: Capacitor naj delujejo pri največ 60% njihove nazivne napetosti; Resistor pri največ 60% njihove nazivne moči.
Splošno razelektrenje/decoupling (iz znanja)
Pri vsakem IC daj 0.1 µF keramični čim bližje VCC pinu in večji (npr. 10 µF) v bližino iste tirnice.
Upoštevaj DC-bias MLCC: 10 µF X5R pri višji napetosti pogosto realno pomeni manjšo efektivno kapaciteto.
Pull-up/pull-down (EN, GPIO) (iz znanja)
Ne uporabljaj “privzetih” vrednosti brez konteksta; manjši upor je hitrejši, a poveča tok ob vlečenju v nič.
Za visokimpedančne enable linije je tipično 100 kΩ, vendar preveri pragove v datasheetu.
USB‑C 5 V vhod (iz znanja)
Ne veži CC linij direktno na GND. Uporabi eksplicitni Rd Resistor na CC1 in CC2 do GND, da signaliziraš “sink”.
OUT LDO -> tvoja 3V3 tirnica; dodaj C_out Capacitor med OUT in GND po datasheetu.
EN LDO -> po datasheet logiki: za “vedno vklopljeno” ga priveži prek Resistor na IN/3V3 (če je active-high) ali na GND (če je active-low); ali ga vodiš na MCU GPIO s primernim pull-om.