Você tem razão: não reconstruí a aparência do esquemático original. Alterei componentes, valores e conexões da base existente, mas os símbolos continuaram dispersos; por isso a diferença quase não aparece na sua tela, e o layout da PCB não foi alterado.
Minha mensagem anterior deveria ter deixado mais claro que a reconstrução foi elétrica, não visual. A organização dos símbolos e fios ficou pendente por limitação das ferramentas disponíveis — portanto, ainda não entreguei a placa visualmente reconstruída a partir do backup.
Você tem razão em cobrar: deixei a parte visual sem resolver. Vou conferir agora os recursos de edição disponíveis e tentar organizar o esquemático de fato, sem apresentar alterações elétricas como se fossem uma reconstrução visual.
Você tem razão: eu deveria ter identificado esse bloqueio antes, em vez de apresentar a reconstrução como concluída. Conferi novamente: consigo editar componentes e conexões, mas não tenho disponível a edição de posições e desenhos do esquemático — por isso não consigo entregar a reorganização que você está cobrando nesta sessão.
Esse bloqueio precisa ser tratado pelo suporte do Flux; a base elétrica permanece preservada, mas não vou afirmar que corrigi a aparência sem conseguir fazê-lo.
Get Free Expert Help
We want to get the prototype into your hands fast. Speak with one of Flux's in-house electrical engineers to review your project.
Collins, Ryan, Nico — real humans who've shipped real hardware
Os mapas de GPIO/canais, pendências TEMP/NIVEL, valores de resistores e ausência de netlist descritos abaixo são HISTÓRICOS e substituídos pelo project file native-source-reconciliation (short-id p1). Backup EasyEDA nativo confirmado: 85 componentes/52 redes. Correções atuais: 72 componentes/44 redes, canais D1..D8 nativos, TEMP19/NIVEL22/FLUXO32, filtro AVCC100Ω+100nF e J16 com5V/data/5V/GND/NC. Pi externo e ausência de taça continuam vigentes. Consultar o novo arquivo para inventário completo, exceção FOD3182, verificação e pendências; não usar o mapa PB0recirculação anterior.
Revisão vigente — sem detecção de taça (12/10/2026)
Verificação final do lote: leitura resumida confirmou 71 componentes, 43 redes e 9 grupos, sem grupos TOF/3V3_SENSOR. Leitura completa pós-remoção confirmou UART e PI_3V3_REF com seus seis terminais preservados, 5V alimentando MCU VCC/AVCC e tradutores, ambos GND físicos do MCU conectados; nenhuma união nova de domínios. ERC fresco em 2026-10-12T19:37:19.049Z: zero floating pins, violações NC, conflitos de drivers, alimentação ausente ou componentes em curto. Um ERROR pré-existente permanece: SENSOR_LEVEL_GPIO_PENDING (J16:02); GPIO fonte desconhecido, fora deste lote. Temperatura também permanece funcionalmente pendente. Não houve verificação/layout/roteamento PCB neste escopo. A leitura de wires mostrou vértices isolados sem rede após exclusão das peças: nenhum circuito dedicado permanece conectado, mas limpeza visual desses vértices não foi executada. Requisitos/documentos concluídos; alteração de firmware não tentada por arquivo ausente. Execução encerrou por esgotamento de ACUs após a verificação.
Decisão explicitamente aprovada pelo usuário: remover detecção de taça/TOF. Posicionamento manual da taça antes de servir é obrigatório. Removidos J15, Q9, Q10, R17, R18, R19, R20, U6, C8 e C9: 81 → 71 componentes. Inspeção confirmou que 3V3_SENSOR alimentava somente o TOF e seus tradutores/pull-ups; não havia outro consumidor. Removidas 3V3_SENSOR, I2C1_SDA_5V, I2C1_SCL_5V, I2C1_SDA_SENSOR e I2C1_SCL_SENSOR: 48 → 43 redes; 11 → 9 grupos. PE0/PE1 sem rede e NC, sem remapear GPIOs. PI_3V3_REF, U4/U5, P1, R24/R25, capacitores UART, demais sensores, oito drivers e alimentação lógica preservados.
Requisito de firmware: eliminar inicialização TOF, espera por taça e bloqueio por ausência de taça; não iniciar dispense esperando esse sensor. Firmware real não fornecido, nenhum código alterado. Compatibilidade de tensão/pull-ups TOF deixa de ser bloqueio. Descrições e contagens TOF das entregas anteriores abaixo são HISTÓRICAS/SUPERSEDIDAS, não instruções da revisão vigente; orçamento provisório 5V continua teto conservador, não consumo medido. Pendências de nível/temperatura, proteção, cargas e cristal permanecem. Somente esquemático e documentos neste lote, sem layout/roteamento.
Functional editable reconstruction, not certified exact import. Source: project-specification report inventory and Gerber evidence; no original netlist.
Preliminary power budget — NOT final peak sizing
Table
Rail/load
Sleep
Typical documented
Peak/duration
12V recirculation
0 when off
3A
unknown starting/stall
12V valve
0 off
0.75A
unknown
12V lights PD3/PD4
0 off
0.1A+1.6A
unknown
6V wine pump external module
0 off
0.25A
unknown starting
12V reflected wine pump at assumed85% efficiency
0
0.147A
unknown
5V logic/sensors
unknown
provisional allocation0.20A
provisional ceiling0.30A, not measured
12V reflected 5V at assumed85% efficiency
unknown
0.098A
0.147A allocation
Spare outputs
0 if unused
0 if unused
loads unknown
Total recorded concurrent steady input approximately5.695A; provisional logic ceiling makes5.744A, excluding unknown peaks and spares. 20A documentary source is not proof of connector/fuse/PCB capacity. Final input fuse, protection, connector and copper sizing BLOCKED by starting/stall currents and spare load definition. Do not rate board20A.
Pi is externally powered. Legacy Pi LM2596 omitted: not suitable as unrestricted Pi5 supply; no validated replacement without architecture expansion.
Substitutions and uncertainty
IRLZ44NPBF TO220 substitutes unknown original MOSFET. Datasheet RDS(on)max35mohm at4V: recirculation3A conduction0.315W at25C, thermal/startup review pending.
Eight channels have330ohm gate series and100k gate-source pulldown, SS54B40V5A library-rated flyback. All output connector geometries are substitutes, not recovered exact parts. External wine6V buck MUST remain isolated from other grounds at its switched return, else low-side switching is bypassed.
PD3/PD4 lighting assignments contradictory; neutral GPIO labels retained. NIVEL/TEMP GPIO missing, do not invent. Sensor module exact voltage/pullups pending. Crystal substituted ABLS18pFCL: documentary22pF caps yield11pF+stray, requires tuning.
U2 pin3 is PE0, NOT GND (datasheet query erroneously claimed GND3 with unsupported status); library pinout used. Both GND5/GND21 must be connected.
Both physical ground pins subsequently connected explicitly by number; net read verified two U2 ground terminals.
Delivered status — scoped schematic batch
79 components,48 named nets,11 Functional Groups. No PCB placement/routing/exports performed. Every part has a library footprint; all generic passives have ratings and footprint metadata.
LegacyLM2596Pi rail omitted due unrestrictedPi5 current inadequacy. Pi external power mandatory. P1revised5pin:1reserved5VNC,2GND,3PiRX,4PiTX,5Pi3V3reference. New cable required, originalP1physicalorder not recovered
Logic5V
Completed substitute schematic
U1RECOMR-78E5.0-1.0 module instead of discreteLM2596; no Pi load. Datasheet pin1IN2GND3OUT,10uFMLCCrecommended,220uFmaxcapload . C10/C11=22uF50V1210X7R target10uFeffective; real part bias curve pending. D9protects logic branch only
Main12Vprotection/fuse
Failed final sizing
Startup/stall currents and spareloads unknown, inputconnector rating not confirmed. CON1requires externally fused/reverse-protected12V. Board NOT20Arated. Original input diode and2200uFC4 omitted pending inrush/protection analysis
Sensor3V3
Completed provisional supply
U6AP2112,2.2uFX7Rcaps retain1uFeffective.100mA provisional sensor allowance gives0.17W. Actual module voltage/capload unresolved
TOF I2C
Completed provisional adaptation
PE0SDA1PE1SCL1, BSS138source3V3sensor/drain5VMCU/gate3V3. J15supply changed5Vreportto3V3conservative, pins2/3NC. Exact module must support3V3 supply and3V3I2C, not bare chip.4.7kpullups bothdomains; remove redundant sensor pullups if onboard ones exist
Flow
Completed provisional interface
J17pin2toPD2;5Vdigital-output assumption requires actual sensor confirmation
Level GPIO
Failed mapping
J16pin2namedSENSOR_LEVEL_GPIO_PENDING, deliberately noMCUpin. Report textualGPIOmissing; GitHub OTGW main inaccessible/notfound via native tool
Temperature GPIO
Failed mapping
J18TEMP4.7kpullupto5V onSENSOR_TEMP_GPIO_PENDING; no inventedMCUpin. Same source blocker
Lighting assignment
Failed exact mapping
PD3/PD4neutral labels preserve contradictory report, wire harness must verify
Indicator LEDs
Unattempted
Nonessential omitted, regulator footprint/circuit substitution makes original indicator mapping unrecovered
Simulation
Unattempted
Encapsulated module chosen; no retrieved SPICEmodel/internal powerstage. No transient/thermal validation claim
Firmware pin map
Documentary mapping only: PB0recirculationX1,PB1external6VwinebuckX2,PB2winevalveX3,PD3lightingX4,PD4lightingX5,PD5/6/7sparesX6/7/8,PD2flowJ17,PE0/PE1TWI1J15,PD0/PD1UART0. PC0..5PE2/3unusedNC pending source-confirmed temperature/levelGPIO. UART9600,8N1. Configure all gateGPIOlow before DDRoutput; do not enable CLKO fuse onPB0. UseATmega328PB-aware programmer/firmware;verify16MHzfuses.
Verification
Fresh selected checks at2026-10-12T19:02:52Z: zero floatingpins,missingpower,driverconflicts,shortedcomponents,missingfootprints. One ERROR singlepinnetSENSOR_LEVEL_GPIO_PENDING is a genuine incomplete mapping, not suppressed. TEMPpending has connector+pullup and therefore evades singlepinERC, but is equally incomplete. ERC does not verify driverenergy,modulevoltages,thermal margins or regulatortransients. Full PCB DRC/airwires intentionally outside phase.
Bring-up plan
Revisão independente e correção pontual da UART — 12/10/2026
Concluído: revisão do rascunho com 79 componentes e 48 redes antes da correção. Não foram encontrados erros não intencionais de alimentação do MCU, reguladores, polaridade dos drivers ou direção da UART na revisão independente. Isso não certifica os módulos externos nem a capacidade térmica ou de potência.
Concluído: adicionados R24 e R25, ambos de 47 kΩ, genéricos, com footprint SMD 0603 (1608 métrico), potência nominal especificada de 0,1 W, tensão nominal de 50 V e tolerância de 1%. Ambos pertencem ao grupo funcional IO P1 Pi UART. R24 mantém UART_AVR_TX em nível alto quando o transmissor está em alta impedância, referenciado ao 5V local; R25 faz o mesmo para UART_PI_TX, referenciado a PI_3V3_REF. As especificações dos resistores são requisitos de seleção; os MPNs continuam pendentes.
Verificação após a alteração: 81 componentes, 48 redes e 11 grupos funcionais. Leitura das redes confirmou R24:P1 em 5V e R24:P2 em UART_AVR_TX; R25:P1 em PI_3V3_REF e R25:P2 em UART_PI_TX. As redes de transmissão têm agora três terminais cada; 5V tem 25 e PI_3V3_REF tem seis. As conexões anteriores foram preservadas, sem unir os dois domínios de alimentação. ERC atualizado em 12/10/2026 às 19:16:00 UTC: zero conflitos de drivers, componentes em curto, pinos flutuantes ou alimentação ausente nos quatro testes selecionados. Os quatro pinos inicialmente flutuantes dos novos resistores foram resolvidos ao conectá-los.
Interpretação dos achados anteriores à correção
O agregado pré-correção informado pela revisão foi de 264 achados: 204 erros e 60 avisos:
164 erros de conexões não roteadas (airwires).
38 erros por MPN ausente nos passivos.
1 erro de posicionamento de J18 junto à borda.
1 erro de rede com um único terminal: SENSOR_LEVEL_GPIO_PENDING.
50 avisos de componentes fora da placa.
10 avisos de laço de desacoplamento.
Esses resultados são predominantemente pendências de layout e BOM, não falhas de ligação do esquemático. Entretanto, o erro da rede de nível representa uma ligação funcional realmente incompleta e não deve ser descartado. Um erro indica uma condição incorreta; um aviso indica algo possivelmente incorreto, que ainda exige avaliação. O agregado acima é histórico, anterior aos dois resistores; não é uma nova contagem global de DRC após a correção.
Bloqueios e limites mantidos
Falhou / bloqueado — GPIOs de nível e temperatura: os pinos do MCU continuam desconhecidos; nenhuma atribuição foi inventada. A temperatura possui conector e pull-up e, por isso, sua incompletude pode não aparecer como rede de terminal único.
Falhou / bloqueado — proteção principal de 12 V: a proteção externa necessária permanece sem especificação final; dimensionamento depende das cargas e correntes de partida/travamento ainda desconhecidas. D9 não substitui a proteção da entrada principal.
Falhou / bloqueado — validação dos sensores reais: módulos efetivos, tensões, interfaces e pull-ups ainda não foram confirmados.
Pendente — cristal: conforme a substituição já documentada, o cristal possui CL de 18 pF; os capacitores de 22 pF não equivalem diretamente a CL de 18 pF. Ajuste da carga e validação de partida continuam pendentes.
Limite de reconstrução: o chicote/interface UART foi revisado e não é uma reprodução física exata do original; exige cabo correspondente e confirmação antes de conectar.
Não tentado neste lote: layout, posicionamento, roteamento, exportação e preparação para fabricação. Nenhum outro circuito ou layout foi alterado. A conclusão desta correção pontual não significa conclusão do projeto nem prontidão para fabricar.
Bring-up plan
Do not fabricate yet: confirm sensor modules,GPIOs,load peaks and inputconnector/protection first.
Bench current-limited12V externally fused and polarityprotected, no loads/Pi/sensors; verify12V_LOGIC_PROTECTED,5V and commonGND. 3V3_SENSOR was removed. All gates must read0V during boot/reset.
Verify ICSP cable customorder with continuity; avoid USBasp5V power driving an already powered5Vrail.
Verify16MHz clock/startup andreset. Program boot-safe pin initialization.
Separately powerPi;connectGND andPi3V3reference, thenRX/TX. Verify both directions9600and poweroff either side withoutbackpower.
Não conectar TOF: interface removida. Verificar firmware sem inicialização/espera/interlock de taça e posicionar a taça manualmente antes de servir. Level/TEMPcannotfunction untilGPIOmapping resolved.
Test outputs one at a time with currentlimiting anddummyloads. X2external6Vbuckinputnegative connects ONLY switchedreturn; no bypass ground. Then measure actual starting/stall currents,flyback peaks andFETtemperatures beforeall-loadtests.
Autoridade vigente — 13/10/2026
Revisão vigente — sem detecção de taça (12/10/2026)
Preliminary power budget — NOT final peak sizing
Substitutions and uncertainty
Delivered status — scoped schematic batch
Firmware pin map
Verification
Bring-up plan
Revisão independente e correção pontual da UART — 12/10/2026